Адаптивный аналого-цифровой преобразователь

 

ВСяСОЮЗК,в.я

1БАТЕЧт":" - -- =сщу

1 библиотека МБА

О П И С А Н И Е 00 4939ll

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистически»

Ресаубли»

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт.свид-ву 304687 (22) Заявлено 25.02.74 (21) 1999051/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 30.11.?5. Бюллетень № 44

Дата опубликования описания 01.04.76 (51) М. Кл. H 03k 13/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения

Б. Г. Вальский, В. В. Островерхов и А. А. Фремке (71) Заявитель (54) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области импульсной техники.

Известен адаптивный аналого-цифровой преобразователь (АЦП) по авторскому свидетельству № 304687.

Цель изобретения — увеличен|ие быстродействия.

Для этого в него дополнительно введены задатчик ошибок, счетчик определения ошибки, счетчик объема выборки, регистр сдвига и логические схемы «И», причем выходы задатчика ошибок соединены с уста новочными входами триггеров регистра сдвига, выходы которого через логические схемы «И» соединены с соответствующими входами реверсивного счетчика и счетчика объема выборки, выход которого соединен с одним входом схемы совпадения, второй вход которой подключен к устройству управления, а выход — с вторыми входами логических схем «И», входы регистра сдвига подключены к соответствующим выходам счетчика определения ошибки, знаковый вход которого соединен с выходом сравиивающего устройства, а,входы разрядов — с входами ревер|сивного счетчика.

На чертеже представлена структурная схема аналого-цифрового преобразователя.

Преобразователь состоит из аналогового запоминающего устройства 1, а налого-цифрового преобразователя 2 поразрядного уравновешивания, устройства 3 управления, цифрового сумматора 4, сравнивающего устройства

5, преобразователя 6 кода в напряжение следящего адаптивного преобразователя, ревер5 си вного счетчика 7 и дополнительно,в веденных счетчика 8 определения ошибки, счетчика

9 объема выборки, логических схем 10 («И», «И» — «И»), регистра 11 сдвига H задатчика

12 ошибок.

10 Преобразователь работает следующим образом.

Перед началом работы с помощью задатчика 12 ошибки задается требуемая ошибка преобразования, при этом в регистре 11 сдвига

15 в единичное состояние устанавливается триггер, обеспечивающий получение заданной ошибки преобразования при минимальной дисперсии помехи и на вход регистра 11 сдвига ком мути руется соответствующий выход счет20 чика 8 определения ошибки. Выходной сигнал регистра 11 сдвига открывает подключенную к данному выходу логическую схему «И» и тактовые сигналы с устройства управления, обеспечивающие .независимые выборки вход25 ного сигнала с наложенной на него аддитивной помехой, будут поступать на счетные входы соответствующих триггеров реверсивного счетчика 7, счетчика 8 определения ошибки и счетчика 9 объема выборки. По команде

З0 «Пуск» устройство 3 управления выдает сиг493911 нал на управляющий вход преобразо|вателя для производства выборки и запоминания входного сипнала с наложен ной на него помехой. Заполоненное значение входного сигнала подается в суммирующую точку на один из входов сравнивающего устройства 5, на второй вход которого поступает аддитив ная смесь сигнала и помехи x(t) =x(t)+Z(t).

Кроме того, в суммирующую точку подается компенсирующее напряжение с выхода ПКНС, которое изменяется в моменты прихода тактовых импульсов по следующему итерационному алгоритму:

U„, = U„(i — 1) + q„, sign { х (t,)— — (х (г1) + U„(1 — 1))) (И где U.„— компенсирующее напряжение с выхода преобразователя 6 на такте преобразования; U; 1 — компенсирующее напряжение с выхода п реобразователя 6 на такте преобразова ния; х(11) — сигнал с выхода устройства

1, соответствующий входному воздействию в момент выборки и запоминания; x(t;) — входное воздействие в момент времени; g,; — величина кванта младшего разряда.

В исходном состоянии в счетчике определения ошибки записано число k=0. На каждом шаге итерации (в зависимости от знака разности в выражении) происходит изменение состояния счетчика 8 в соответствии с выражением

К вЂ” К I + 1 sign IIx(tI) — (х(ГI)+U (I — 1))) (2)

Если при п(п — о пределяется счетчиком

9 объема выбор ки выполняется условие

abs (k) А„ (3) где AI — допустимое число к ва нтов в заданной ошибке, то по сигналу счетчика 8 происходит сдвиг вправо единицы в,регистре 11. При этом для прохождения тактовых импульсов открывается следующая логическая схема совпадения «И», выход которой соединен со счетным входом триггера реверсивного счетчика 7, соответствующей весу младшего разряда 0,5g„ одновременно выход логической схемы совпадения «И» соединен с входами следующих триггеров счетчика 8 о пределения ошибки и счетчика 9 объема выбории, что приводит к увеличению объема выборки и< и допустимого значения k в счетчике 8 определения ошибки в д ва раза. и, =-2п; А, =2А. (4)

Счетчик 8 обнуляется и устройство начинает работать аналогично описанному выше.

Причем если при t

abs (k) А, (5) то аналогично рассмотренному происходит сдвиг единицы в регистре 11 сдвига, уменьшение кванта (0,25g,) и переход к параметрам

n3 = — 2n,; Аз = 2А,. (6)

При невыполнении условия (5) цикл адаптивного преобразования считается законченным. В этом случае результат преобразования с ошибкой, не превышающий зада иную, получается на выходе цифрового сумматора 4, в котором, также как и в приборе — а налоге, происходит суммирование кодов с выхода

АЦП поразрядного и следящего уравновеши25 Вания °

Предмет изобретения

Адаптивный аналого-цифровой преоб разователь по а вторскому свидетельству № 304687, отличающийся тем, что, с целью увеличения быстродействия, в него дополнительно введены задатчик ошибок, счетчик определения ошибки, счетчик объема Bb160plKiH, регистр сдвига и логические схемы «И», причем выходы задатчика ошибок соединены с установочными входами триггеров регистра сдвига, выходы которого через логические схемы «И» соединены с соответствующими входами реверсивного счетчика и счетчика объема выборки, выход кото1рого соединен с одним вхо4О дом схемы совпадения, второй вход которой подключен к устройству управления, а выход — с вторыми входами логических схем

«И», входы регистра сдвига подключены к соответствующим выходам счетчика определе4> ния ошибками, знаковый вход которого соединен с выходом сравнивающего устройства, а входы раз рядов — с входами реверсивного счетчика.

Редактор В. Булдаков

Составитель А. Разинова

Техред Т. Миронова Корректор И, Позняковская

Заказ 569/16 Изд. № 2020 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская иаб., д. 4!5

Типография, пр. Сапунова, 2