Устройство деления двух импульсных сигналов

 

1!м4т но ..ъ.1чеак;-;

5нб иц;д,,БД, „„50I400

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕПЛЬСТВУ

Союз Советских

Социалистических

Реслублик (61) Дополнительное к авт. свпд-ву— (22) Заявлено 25.01.74 (21) 1991617/26-21 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.01,76. Бюллетень ¹ 4

Дата опубликования описания 08,12.76 (51) М. Кл г G 06F 7/16

Государственный комите

Совета Министров СССР ло делам изобретений и открытий (53) УДК 621.374.4 (088.8) (72) Авторы изобретения

В. М. Вахтель и С, И. Орманджиев

Объединенный институт ядерных исследований (71) Заявитель (54) УСТРОЙСТВО ДЕЛЕНИЯ ДВУХ ИМПУЛЬСНЫХ

СИГНАЛОВ

Изобретение относится к аналоговой технике и, в частности, к электронным устройствам для обработки ядерно-физической информацииии.

Известно устройство деления, содержащее блок управления, один из выходов которого подключен к входу первого ключа, а второй— к входу второго ключа и к первому входу запоминающего блока.

Однако известное устройство деления имеет ограниченную точность деления вследствие отсутствия стабилизации тока разряда запоминающего устройства сигнала делимu,о.

Целью изобретения является повышение стабильности работы устройства.

Это достигается тем, что в предлагаемое устройство введены линия задержки, блок сравнения, аттенюатор и элемент «ИЛИ», первый вход которого соединен через линию задержки с выходом первого ключа, второй вход — непосредственно с выходом второго ключа, а выход — с линейным входом аттенюатора, управляющий вход которого соединен через запоминающий блок с выходом блока сравнения, вход которого подключен к выходу аттенюатора.

На чертеже представлена принципиальная структурная схема предлагаемого устройства деления двух импульсных сигналов.

Устройство состоит из ключей 1 и 2, блока

2 управления 3, элемента «ИЛИ» 4, запоминающего блока 5, аттенюатора 6, блока сравнения 7, источника 8 опорного напряжения, линии задержки 9.

Устройство работает следующим образом.

Устройство деления двух импульсных сигналов выполняет преобразование амплитуд двух импульсов U< и U2 в импульс с амплитудой, пропорциональной отношению U2/U . Им10 пульсы U, и U> поступают на входы ключей 1 и 2 соответственно. В исходном состоянии ключ 1 и запоминающий блок 5 открыты. Импульс с выхода ключа 1 поступает через элемент «ИЛИ» 4 на линейный вход аттенюатора

15 б. С выхода аттепюатора сигнал поступает на вход АЦП и на один из входов блока сравнения 7, на второй вход которого подается опорное напряжение от источника 8 опорного напряжения, определяющее масштаб преобразования. С выхода блока сравнения 7 сигнал поступает па запоминающий блок 5, с выхода которого — на управляющий вход аттенюатора 6, замыкая петлю обратной связи, обеспечивающей коэффициент передачи аттенюатора 6, при котором в пределах заданного динамического диапазона выходной сигнал остается независимым от амплитуды входного сигнала. Когда на входе импульс U достигает амплитудного значения, блок управления 3 зО на время, необходимое для принятия импуль501400

Формула изобретения

Составитель М. Аудринг

Техред Т. Курилко

Редактор F. Караулова

Корректор Л. Котова

Заказ 3732 Изд. № 1063 Тираж 863

Е1НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

МОТ, Загорский филиал са с выхода аттенюатора 6 в АЦП, закрывает ключ и запоминающий блок 5 и включает ключ 2. Чтобы импульс U> достигал амплитудного значения на входе элемента «ИЛИ» 4, после включения ключа 2 введена . линия задержки 9. Импульс, управляющий открытием ключа 2, одновременно используется для запуска АЦП.

Устройство деления двух импульсных сигналов, содержащее блок управления, один из выходов которого подключен к входу первого

4 ключа, а второй — к входу второго ключа и К первому входу запоминающего блока, отличающееся тем, что, с целью повышения стабильности работы устройства, в него введены ли«

5 ния задержки, блок сравнения, аттенюатор и элемент «ИЛИ», первый вход которого соединен через линию задержки с выходом первого ключа, второй вход — непосредственно с выходом второго ключа, а выход — с линейным

10 входом аттенюатора, управляющий вход которого соединен через запоминающий блок с выходом блока сравнения, вход которого подключен к выходу упомянутого аттенюатора.