Цифровая система для обработки данных

Авторы патента:

G06F15/173 - с использованием сети связи, например, соединение по схеме матрицы, смешанное соединение, соединение по схеме пирамиды, звезды, снежинки (схемы переключения интерфейсов G06F 13/40)

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

00 503245

Сею Советсккх

Сап.-1алпсткпесккх

Республнк (61) Дополнительное к авт. свид-ву (22) Заявлено 08.04.74 (21) 2016335/18-24 (51) М. Кл. 6 06F 15, 16 с присоединением заявки №

Совета Йкиистров СССР ло илам ктобретеннй и открытий

Опубликовано 15.02.76. Бюллетень № 6

Дата опубликования описания 20.04.76 (53) УДК 681.326(088 8) (72) Авторы изобретения

И. А, Ильин, А. 3. Подколзин и О. В. Титов (71) Заявитель (54) ЦИФРОВАЯ СИСТЕМА ДЛЯ ОБРАБОТКИ

ДАННЫХ

Государственный KOMHTBT (23) Пвиоритет

Изобретение относится к вычислительной технике и может быть использовано для вычислений алгоритмов управления (регулирования) автоматических устройств, например, при автоматизации судовых технических средств.

Известны системы, содержащие постоянное запоминающее устройство, коммутатор вывода данных, выход которого подключен к выходу системы, однородную арифметическую структуру, устройство управления, выход которого соединен с управляющими входами однородной арифметической структуры, постоянного запоминающего устройства и коммутатора вывода данных, информационный вход системы соединен с первым информационным входом однородной арифметической структуры.

Однако известные системы характеризуются низким быстродействием и малыми функциональными возможностями, так как они не позволяют осуществлять параллельное суммирование различных сочетаний составляющих реализуемого алгоритма управления (регулирования) и не имеют способности неограниченного наращивания числа функциональных и коммутирующих элементов в определенных устройствах системы. Наличие в известных системах блоков оперативной памяти с жесткими связями снижает гибкость перестройки системы за счет перераспределения памяти.

Целью изобретения является увеличение быстродействия, упрощение перестройки и повышение коэффициента использования оборудования системы. В описываемой системе это до5 стигается тем, что в нее введены элемент

«ИЛИ», однородная оперативная запоминающая структура и однородная суммирующая структура, вход однородной суммирующей структуры соединен с выходом однородной

10 арифметической структуры, управляющий вход вЂ” с выходом устройства управления, выход вЂ” подключен к первому информационному входу однородной оперативной запоминающей структуры и через элемент «ИЛИ» вЂ” ко

15 входу коммутатора вывода данных, вторые информационные входы однородной оперативной запоминающей структуры и однородной арифметической структуры подключены к выходу однородной оперативной запоминающей струк20 туры, третий информационный вход которой соединен с информационным входом системы, управляющий вход вЂ” с выходом устройства управления, третий информационный вход однородной арифметической структуры соеди25 нен с выходом постоянного запоминающего устройства.

На чертеже представлена схема описываемой системы.

Она содержит однородную оперативную за30 поминающую структуру 1, состоящую из оперативных запоминающих устройств 2i вЂ” 2i и

503245 коммутатора 3; однородную арифметическую структуру 4, состоящую из процессоров 5>вЂ”

5 и коммутатора 6; однородную суммирующую структуру 7, состоящую из многовходовых сумматоров 8> вЂ” 8„и коммутатора 9; элемент «ИЛИ» 10; постоянное запоминающее устройство 11, состоящее из блоков памяти

12 вЂ” 12, коммутатор 13 вывода данных; выход 14 системы, устройство 15 управления и информационный вход 16 системы.

Информация с объекта управления по каналам входной информации (зхоч 16 системы) в цифровом коде поступает через коммутатор

3 э оперативные запоминающие устройства

2I вЂ” 2 и через коммутатор 6 вЂ” в процессоры

5i вЂ” 5 . Каждое оперативное запоминающее устройство, входящее в однородную оперативную запоминающую структуру 1, хранит цифровую информацию, необходимую для выработки числового значения алгоритма управления (регулирования). Постоянное запоминающее устройство 11 хранит константы, требуемые для вычисления алгоритмов управления (регулирования). Все математические операции, при помощи, которых формируется алгоритм управления (регулирования), производятся в однородной арифметической структуре 4. Каждый процессор этой структуры настраивается на вычисление определенной составляющей алгоритма управления (регулирования), Окончательное числовое значение вырабатываемого алгоритма управления (регулирования) получается с помощью одного из сумматоров 8I вЂ” 8, входящих в однородную суммирующую структуру 7.

Процессоры и многовходовые сумматоры могут быть построены с учетом обработки информации последовательным, параллельным или комбинированным способом. Устройство

15 управления осуществляет управление процессом настройки однородных структур 1, 4 и 7 и устройства 11 и координирует работу всех узлов системы при вычислениях алгоритмов управления (регулирования).

Принятая организация системы позволяет реализовывать различные по назначению и сложности алгоритмы управления и регулирования при сохранении структуры системы.

Формула изобретения

Цифровая система для обработки данных, содержащая постоянное запоминающее устройство, коммутатор вывода данных, выход которого подключен к выходу системы, однородную арифметическую структуру, устройство управления, выход которого соединен с управляющими входами однородной арифметической структуры, постоянного запоминающего устройства и коммутатора вывода данных, информационный вход системы соединен с первым информационным входом однородной арифметической структуры, о т л и ч а ющ а я с я тем, что, с целью увеличения быстродействия, упрощения перестройки и повышения коэффициента использования оборудования, в нее введены элемент «ИЛИ», однородная оперативная запоминающая структура и однородная суммирующая структура,:вход однородной суммирующей структуры соединен с выходом одно„дной арифметической структуры, управляющий вход вЂ” с выходом устройства управления, выход вЂ” подключен к первому информационному входу однородной оперативной запоминающей структуры и через элемент «ИЛИ» вЂ” ко входу коммутатора вывода данных, вторые информационные входы однородной оперативной запоминающей структуры и однородной арифметической структуры подключены к выходу однородной оперативной запоминающей структуры, третий информационный вход которой соединен с информационным входом системы, управляющий вход вЂ” с выходом устройства управления, третий информационный вход однородной арифметической структуры соединен с выходом постоянного запоминающего устройства.

503245

Составитель А. Жеренов

Техред М. Семенов

Корректор А. Дзесова

Редактор Л. Тюрина

Типография, пр. Сапунова, 2

Заказ 703/12 Изд. Ые 1098 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Устройство для определения числа исполнительных узлов радиальнокольцевой структуре // 497588

Устройство для определения максимальных величин путей в графах // 491132

Устройство для трассировки межсоединений элементов радиоэлектронной аппаратуры // 489111

Устройство для определения числа деревьев графа // 485452

Устройство для моделирования кратчайших путей на графе // 485451

Устройство для формирования позационной однородной цепи маркова // 481901

Ячейка однородной сети для трассировки межсоединений радиоэлектронных схем // 476563

Устройство для связи в вычислительной системе // 474010

Модель ветви графа // 470811

Устройство для решения задач на графах // 2100838

Изобретение относится к вычислительной технике и может быть использовано для определения состава и веса критических путей в орграфе без петель

Устройство для исследования параметров графа // 2111533

Изобретение относится к вычислительной технике и может быть использовано для исследования параметров систем, описываемых графами

Устройство для исследования сетей петри // 2126171

Изобретение относится к вычислительной технике и может быть использовано при моделировании посредством сетей Петри

Способ работы узла интерфейса пользователя в соответствии с распределенной многовыходовой системой поискового вызова, способ работы распределенной многовыходовой системы поискового вызова // 2157596

Изобретение относится к системам поискового вызова

Устройство для выбора рациональных решений // 2158955

Изобретение относится к вычислительной технике и может быть использовано при разработке автоматизированных систем управления различными процессами и большими системами

Матричный коммутатор "prosto" // 2160925

Изобретение относится к области электротехники, в частности к матричным коммутаторам, и может быть использовано в системах управления и наблюдения

Модуль коммуникационной сети // 2166793

Изобретение относится к области вычислительной техники и может быть использовано для построения коммутационных средств мультипроцессорных вычислительных и управляющих систем

Модуль матричного коммутатора // 2168204

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем

Устройство для распознавания ситуаций // 2168207

Изобретение относится к вычислительной технике и может быть использовано для оценки состояния объекта по нескольким параметрам при нечетком задании степени принадлежности возможных параметров заданному состоянию объекта

Устройство для распознавания ситуаций // 2168764