Преобразователь напряжения в код

 

G 1I И C A Н И Е (ii) 503362

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 25.06,74 (21) 2038619/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 15.02.76. Бюллетень № 6

Дата опубликования описания 16.04.76 (51) М. Кл. Н ОЗК 13/17

Государственный комитет

Совета Министров СССР (53) УДК 681.325(088.8) по делам изобретений и открытий (72) Авторы изобретения

Н. П. Вашкевич и Л. H. Панков

Пензенский политехнический институт (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД

Изобретение относится к вычислительной технике и может использоваться в системах обработки информации о быстропротекающих процессах с помощью электронных цифровых вычислительных машин.

Известен преобразователь напряжения в код, содержащий блок схем сравнения, первьш вход которого подключен к источнику. эталонных напряжений, а выход соединен со входом дешифратора, распределитель сигналов, регистрирующее устройство и ступени уравновешивания, в каждой из которых первый вход аналогового запоминающего устройства соединен с выходом распределителя сигналов, выход аналогового запоминающего устройства подключен к первому входу вычитателя, второй вход которого соединен с выходом преобразователя код-напряжение, вход последнего подключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен со входом масштабирующей схемы, при этом второй вход аналогового запоминаюп,его устройства подключен в первой ступени у равповешивания к входной клемме устройства, а в последующих ступенях уравновешивания — к выходу масштабирующей схемы предыдущей ступени уравновешивания.

С целью упрощения схемы преобразователя зн содержит переключатель, один вход котоporc соединен с входной клеммой преобразова еля, а другие входы подключены к выходам масштабирующих схем ступеней уравновешивания, вход управления переключателя

5 соединен с выходом распределителя сигналов, выход переключателя подключен к BTopoN) входу блока схем сравнения, выход дешифратора соединен с вторыми входами регистров всех ступеней уравновешивания.

10 На чертеже приведена функциональная схема преобразователя.

Преобразователь напряжения в код состоит из переключателя 1, один вход которого соединен с входной клеммой 2 преобразователя, 15 а вход управления переключателя 1 — с одним из выходов распределителя 3 сигналов.

Выход переключателя 1 подключен к второму входу блока 4 схем сравнения, первый вход которого соединен с выходом источника 5

20 эталонных напряжений, а выход — с входом дешифратора 6, выход последнего подключен к входу регистрирующего устройства 7 и вторым входам регистров 8 и 9, первые входы которых соединены с выходами распределителя

25 3 сигналов, а его другие выходы подключены к первым входам аналоговых запоминающих устройств 10 и 11. Выходы аналоговых запоминающих устройств 10 и 11 подключены к первым входам вычитателей 12 и 13, соответ30 ственно, вторые входы которых соединены с

503362

15 о

2г зю

65 выходами преобразователей 14 и 15 код-напряжение соответственно, а входы последних подключены, в свою очередь, к выходам ре> нстров 8 и 9. Выход вычитателя 12 соединен с входом масштабирующей схемы 16, а выход вычитателя 13 — с входом масштабирующей схемы 17. Выходы масштабирующих схем 16, 17 подключены к входам переключателя 1.

Регистр 8, аналоговое запоминающее устройст во 10, вычитатель 12, преобразователь 14 код-напряжение и масштабирующая схема 16 образуют первую ступень 18 уравновешиванияя. Регистр 9, аналоговое запоминающее устройство 11, вычитатель 13, преобразователь

15 код-напряжение и масштабирующая схема

17 составляют вторую ступень 19 уравновешивания. Второй вход аналогового запоминаюгцего устройства 10 первой ступени 18 уравновешивания подключен к входной клемме 2 преобразователя, а второй вход аналогового запоминающего устройства 11 второй ступени

19 уравновешивания — к выходу масштабирующей схемы 16 первой ступени 18 уравновешивания.

Преобразователь работает следующим образом.

По сигналу, поступающему с выхода распределителя 3 сигналов на управляющий вход полупроводникового переключателя 1, последний в момент времени t подключает блок 4 схем сравнения к входной клемме 2 преобразователя, на которую подается преобразуемое и пряжение. Одновременно по сигналу, вырабатываемому распределителем 3 сигналов и

I одаваемому на первый вход аналогового запоминающего устройства 10 первой ступени 18 уравновешивания, аналоговое запоминающее устройство 10 запоминает мгновенное значение преобразуемого напряжения — формируется первая выборка. В блоке 4 схем сравнения мгновенное значение входного преобразуемого напряжения сравнивается с набором эталонных напряжений, вырабатываемых источником 5 эталонных напряжений. По результату сравнения дешифратор 6 вырабатывает код интервала шкалы квантования, в пределах которого оказывается первая выборка преобразуемого напряжения. Этот код соответствует старшим разрядам кода преобразуемого напряжения. По сигналу распределителя 3 сигналов полученный код заносится в регистр

8 первой ступени 18 уравновешивания и в регистрируюшее устройство 7.

Сигналы с выхода регистра 8 поступают в преобразователь 14 код-напряжение, который вырабатывает соответствующее компенсационное напряжение. Вычитатель 12 образует сигнал величиной, равной разности между компенсационным и входным преобразуемым напряжением, мгновенное значение которого хранится в аналоговом запоминающем устройстве 10. Масштабирующая схема 16 меняст диапазон представления напряжения, получаемого на выходе вычитателя 12, путем линейного преобразования этого напряжения, в результате чего преобразователи код-напряжение всех ступеней уравновешивания одинаковы, кроме того, используется постоянный и"абор эталонных напряжений, вырабатываемын одним источником 5 эталонных напряжений для всех этапов преобразования.

Зазем по сигналу распределителя 3 сигналов в момент времени 1 вход блока 4 схем сравнения соединяется перекчючателем 1 с выходом масштабирующей схемы 16 первой ступени 18 уравновешивания, и блок 4 схем сравнения определяет средние разряды кода

i.åðâoé выборки преобразуемого напряжения.

Средние разряды кода выборки но сигналу распределителя 3 сигналов заносятся в регистр 9 второй ступени 19 уравновешивания и регистрирующее устройство 7. B соответствии со значением этих разрядов преобразователь 15 код-напряжение вырабатывает компенсационное напряжение, подающееся на вход вычитателя 13 для выделения второй преобразуемой разности между напряжением первой выборки и компенсационным напряжением.

В момент времени t> распределитель 3 сигналов выдает сигнал, по которому в аналоговом запоминающем устройстве 11 второй ступени 19 уравновешивания запоминается преобразованная масштабной схемой 16 разность между компенсационным напряжением, соответствующим старшим разрядам кода, и напряжением первой выборки преобразуемого входного напряжения.

Ilo окончании завершения переходных процессов в аналоговом запоминающем устройстве 11 второй ступени 19 уравновешивания первая ступень 18 освобождается. Переключатель ! по следующему сигналу распределителя 3 сигналов в момент времени / вновь подклю ает блок 4 схем сравнения к входной клемме

2 для определения старших разрядов второй выборки преобразуемого напряжения. Одновременно с этим вторая выборка по сигналу распределителя 3 сигналов фиксируется в аналоговом запоминающем устройстве 10 первой ступени 18 уравновешивания, в которой в той жс последовательности, что для напряжения первой выборки, выполняются операции по определению старших разрядов кода и выделению первой разности между компенсационным напряжением и напряжением второй выборки.

По сигналу распределителя 3 сигналов в момент времени t> переключатель 1 подключает блок 4 схем сравнения к выходу масштабирующей схемы 17 второй ступени 19 уравновешивания для определения младших разрядов кода первой выборки преобразуемого входного напряжения, фиксирующихся в регистрирующем устройстве 7, при этом к моменту времени (з определение старших разрядов кода второй выборки преобразуемого напряжения завершается.

503362

Формул а изобретения

Составитель Н. Баринова

Р, пактор Т. Янова Техрел А. Камышникова Корректоры: А. Дзесова li А. Галахова

Зак<га 714, 16

Изд. № 1093

Тираж 1029

Пол,ппснос

Типография, пр "пупова, 2

После определения младших разрядов кода первой выборки преобразуемого напряжения вторая ступень 19 уравновешивания освобождается и может быть использована для определения средних разрядов кода второй выборки преобразуемого напря;кения. ПоследовательHîñòü этапов уравновешивания второй и последующих выборок напряжения, подаваемого на входную клемму 2, аналогична последовательности этапов уравновешивания первой выборки преобразуемого напряжения.

Таким образом, осуществляется совмещение этапов преобразования нескольких выборок преобразуемого напряжения, используя один блок 4 схем сравнения и одпп дешифратор 6.

При разделении кода преобразуемого напряжения больше, чем на трп группы, преобразователь напряжения в код содержит больше двух ступеней уравновешивания, причем каждая из последующих ступеней уравновеПП1В",0;.H ПоДСОЕДИНЯЕтСЯ К ПРЕДЫДУЩЕЙ аиалогпчно тому, как к первой ступени 18 уравновешивания подсоединена вторая ступень 19 уравновешивания, работа их происходит аналогично работе ступени 19 уравновешивания.

Преобразов", åëü напряжения в код, содерхкаший блок схем сравнения, первый вход которого подключен к источнику эталонных напряжений, а выход соединен со входом дешифратора, распределитель сигналов, регистрирующее устройство и ступени уравновешивания, в каждой из которых первый вход ана5 логового запоминающего устройства соединен с выходом распределителя сигналов, выход аналогового запоминающего устройства подключен к первому входу вычитателя, второй вход которого соединен с выходом преобразо10 вателя код-напряжение, вход последнего подключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен со входом масштабирующей схемы, при этом второй вход аналогового запоминающего устройства подключен в первой ступени уравновешивания к входной клемме устройства, а в последующих ступенях уравновешивания — к выходу масштабпрующей схемы предыдущей ступени уравновешивания, отличающийся тем, что, с целью упрощения схемы преобразователя, он содержит переключатель, один вход которого соединен с входной клеммой преобразователя, а другие входы подключены к выходам масштабирующих схем ступеней уравновешивания, вход управления переключателя соединен с выходом распределителя сигналов, выход переключателя подключен к второму входу блока схем сравнения, выход д=шнфра30 тора соединен с вторыми входамп регистров в.ех ступеней уравновешивания.