Распределитель на транзисторах

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ (t ) б О43 О2

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-вуМ.283292 (22) Заявлено 08.06.73 (21) 1930412/26-21 (51) М. Кл, Н 03 К 17/(F.

Н 03 K 7/(>О

С. 08 C ) Г>/0Е; с присоединением заявки №вЂ” (23) Приоритет

Госудврственнв|й комитет

Совета Министров СССР оо делам изооретений н открытий (43) Опубликовано 25,02,76 юллетень Ю 7 (53} УДК

621.398 (088.8) (45) Дата опубликования описания 20,03.76. (72) Автор изобретения

В. Ф. Рыбакин

Научно-исследовательский и проектный институт автоматизированных систем управления (71) Заявитель (54) РАСПРЕДЕЛИТЕЛЬ НА ТРАНЗИСТОРАХ

Изобретение относится к телемеханике, Известны распределители на транзисторах по авт.св. N 283292, содержащие л остовые импульсные элементы задержки в каждой ячейке. Однако они имеют низкую помехоустойчивость при работе приемного .и передающего распределителей с большими уровнями помех.

11ель изобретения — повьппение помехоустойчивости, Достигается это благодаря тому, что в распределитель на транзисторах введены схема совпадения, триггер и два ключевых транзистора, причем коллектор одного иэ них соединен с эмиттерами транзисторов нечетных ячеек, а также с первым входом схемы совпадения и через резистор с шиной питания, а коллектор другого ключевого транзистора соединен с эмиттерами транзи:сторов четных ячеек, а также через резистор — с шиной питания и через диод в прямом направлении — с входом первой ячей.ки, к которому через диод в обратном на;правлении подключен выход триггера. Один ееэ входов этого триггера соединен с входом установки в ноль и нодклк>чен че е:з соответствуюпгие диоды к соотнетс >ау> п>ню> выходам всех нечетных ячеек, начиная с третьей, а второй вход триггер» нодклн>чен к выходу схемы совпадения, другой вход которой подключен к входу синхрони;.>анин; кроме того, входы источника тактовых н, >— пульсов подключены к базовыл выводам ключевых транзисторов, эмиттеры которых

10 подсоединены к общей шине, На чертеже представлена приппиппальная схема устройства.

Предлагаемое устройство содержит схе.,му 1 совпадения, триггер 2, ключев»>е тран.15 зисторы 3, 4, резисторы 5-8, диоды 9 и

>10, ячейки, каждая иэ которых содерм<ит .резисторы 11-13, конденсатор 14, транзистор 15, диоды 16-18, резистор 19, ,конденсаторы 20 и 21, резисто1>ь> 22 и

20 23, диоды 24, 25 и ячейки выполнены н»

:мостовых импульсных элементах задержки, :каждая из которых имеет времязадающу><>

:.ветвь, образованную последователыю ссм ди,ненными резистором 11 и конденс»торол> 1 1;

25,:ба зовы и ре зи стор 1 2, трен зи с тор 1 5, 504302 реключаюший 16 и раэвяеываюший 17 диоды, Общая ветвь моста импульсных мостовых элементов выполнена в виде делителя напряжения иэ резисторов 22 и 23, включенного между коллекторной и нулевой шинами питания, Между коллектором транзистора каждой ячейки распределителя и базой транзистора кяждой предыдущей ячейки включены цепочки содержащие последовательно включенные диод 16 шунтированный резистором 19, и конденсатор 2 ).

В исходном состоянии триггер 2 уста новлен в. нулевое состояние, при атом на диод 9 подан нулевой потенциал, запирающий диодно-резистивную схему совпадения и предотвращающий заряд конденсатора 14 в первой ячейке распределителя.

Конденсатор»r 14 остальных ячеек заряжен» до.напряжения Ug общего делителя напряжения. О рнцательные прямоугольныс импульсы источника тактовых (продвигающих) импульсов поочередно открывают и:ыкрывают ключевые транзисторы 3 и 4.

Однако сигналы на выходах распределителя отсутствуют, так как транзисторы 15 всех ячеек заперты положительным напряжением смешения У.-, подаваемым на их базы через резисторы 12. На диоды 24, 25 с коллекторов запертых транзисторов подан высокий отрицательный потенциал.

Запуск распределителя производится подачей на вход схемы совладения отрицательного импульса синхронизации (фаэирование по циклам) в момент времени, когда на коллекторе транзистора 3 присут» ствует вь|сокий отрицательный потенциал, а потенциал н» коллекторе транзистора 4 близок к нулю, Импульс запуска, пройдя через входную схему совпадения 1, переключает триггер 2 в единичное состояние, подготавливая диодно-резистивную схему совпадения для прохождения тактовых им тульсов. При поступлении следующего такtoBýãî импульса (фазирование по импульсам) происходит смена потенциалов на: оллекторах ключевых транзисторов в результате чего с транзистора 4 на диод 10 подается отрипательный импульс, открывающий диодно-резистивную схему совпадения, а эмиттер первой ячейки распределителя оказывается подключенным через переход коллектор-эмиттер открытого ключевого транзистора 3 к нулевой шине питания, Конденсатор 14 первой ячейки распределителя начинает заряжаться по цепи: нулевая шина питания, переход амиттер-коллектор транзистора 3, переход амиттер-база транзистора 1.", конденсатор 14, резистор 11, ф шина коллекторного питания - U» При етом транзистор 15 первой ячейки переходит в режим насыщения и подает положительный импульс на разряд конденсатора

6 следующей ячейки, который в свою очередь разряжается через упомянутые переходы транзисторов 3 и 15, раэвязываюший диод 17, конденсатор 14 и резистор 12 второй ячейки. Так как постоянная времени

В цепи разряда выбирается значительно меньше постоянной заряда, то конденсатор 14 второй ячейки, разрядившись практически полностью, остается в этом состоянии до тех пор, пока открыт транзистор первой !

6 ячейки.

Пусть параметры мостового алемента задержки выбраны такими, что за время действия тактового импульса напряжение на конденсаторе 14 не достигает уровня опорного напряжения, подаваемого на переключающей диод 16. В атом случае длительность импульса на выходе нечетной ячейки распределителя будет равна длительности тактового импульса. С подачей так.тового импульса .. снова происходит смена потенциалов на коллекторах ключевых транзисторов, импульс на выходе первой ячейки прекращается, а конденсатор 14 атой

30 ячейки разряжается через открытый транзистор 4, диод 10, резистор 12. Одновременно с этим начинается формирование выходного импульса второй ячейки и разряд конденсатора 14 третьей ячейки, Все зао6 рядно-разрядные процессы во второй и третьей ячейках аналогичны описанному. По окочании тактового импульса конденсатор 14 второй ячейки продолжает заряжаться через резисторы 11 и 12 с относительно больЮ шей постоянной времени, однако транзистор этой же ячейки остается закрытым благодаря присутствию на его эмнттере запираю щего напряжения, снимаемого с коллектора закрытого ключевого транзистора, 4, Кон46 денсатор 14 первой ячейки в этот момент .и в дальнейшем разряжен, так как диодно реэистивная схема совпадения запирается положительными импульсами транзистора 4 и нулевым потенциалом триггера 2. Так

60 предотвращается ложный запуск в пределах цикла. Необходимым и достаточным условием надежной работы распределителя является выполнение условия, прп котором время "до заряда" конденсатора 14 должно быть меньше длительности тактового импульса. Таким образом, при подаче импульса синхронизации фазирования по циклам и тактовых импульсов по распреде .ителю продвигается положительный импульс, равный по длительности тактовому.

504 302

Формула изобретения

РЬспределитель на транзисторах tm авт. св. N.283292, о т л и ч а ю ш и и с я тем, что, с целью повыгения помехоустойчивости, в него введены схема совпадения, триггер и два ключевых транзистора, причем коллектор одного из них соединен с емиттерами транзисторов нечетнъ1Х ячеек, а также с первым входом схемы совпадения и через резистор с шиной плтания, а коллектор другого ключевого транзистора соединен с амиттерами транзисторов четных ячеек, а также через резистор с шиной питания и чере 3 диол я прР." 1o& нн11!1ап лРнкн с входом пРряО11 ичейк11, K к ътОрому через диод в обратном направлении цод хлючен выход триггера, один нз яхопон ко5 ;торого соединен с входо11 установки ri нол1 ,. и подключен через соответстяуюшие дио ды к соответствуюшим выходам ясак не :четных ячеек, .Начиная с третьей, л втоI рой вход триггера подключен к выходу схемы совпадения, другой вход которой .подключен к входу синхронизацип; кроме

1тогоу Входы источника тактовых импу 1ы. 08 подключены к базовым выводам ключевых ,транзисторов, емнттеры котор11х под< оед11ф иены к обшей шине.