Устройство для обмена данными

 

! i I! 506847

Со1оз Советски

Социалистическими

Реслкззгик (61) Дополнительное к авт. свид-ву (22) Заяглено 12.09,74 (21) 2058479 18-24 с присоединением заявки М (51) М Кл е G 06F 3/04

Совета Министров СССР по делам изобретении и открытий (53) УДК 681.326(088.8) Опубликовано 15.03.76. Б!ол:;етснь ¹ 10

Дата опубликова !ия описания 20.05.7б (72) Авторы изобретения

Г. А, Иванов, А. Н. Чистяков, В, H. Кардаш и В. Г. Веселовский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБ)ЧЕНА ДАНИЫМИ

Госудврственнык комитет (23) Приоритет

Изобретение относится к области вычислительной техники.

Известны устройства для обмена данными, содержащие Олоки пах!Яти. Пр.:!ем а x ï(IHÂ1ÿioщего слова. буферной памяти, сравнения, 5 приоритетного выбора, управления буферной памятью, сппхропизации, сопр;!жения, 1,егисгры текущего и конечного адресов, комм татор адресов. Причем блок памяти соединен информационной IUHEIOH c oлоком б3 ферной I!3 ìÿò1! 10 и блоком приема управляющего слова, выход которого подключен к входам регистров текущего и конечного адресов. Выходы последних соединены с соответствующими входами блока сравнения. Управляющий вы .îä блока сопря- 15 жения подключен к первому входу блока синхронизации и входу блока управления буферной памятью, выходы которого подключе!1ы соответственно к управля1ощек!у входу блока буферной памяти и второму входу блока синхронизации. Выход блока синхронизации соединен с входом блока приоритетного выбора, блок сопряжения соединен двусторонними связями с блоком буферной памяти, первый вход коммутатора адресов соединен с соответству- 25 ющим выходом регистра теклцег0 адреса, выход подключен к адресному входу блсгз памяти.

В известных устройствах обмен информацией производится Ilo инструкции, храня1цейся в памяти и требующей для своего выполнения использования арифметического блока. При этом для выборки самой инструкции используются команды, адреса и запросы, поступакнцие из периферийных устройств. Выполнение каждой инструкци требует прерываьп1я текущей программы и участия арифметического блока в операциях обмена информацией с периферий!ными устройствами.

В целях повышения эффективности в предлагаемое устройство введены блоки управления подканалом, согласования и блок управления обменом, первый вход которого соединен с первым выходом блока приоритетного выоора, выходы подключены соответственно к первым входам блоков памяти, приема управл!11О1цего слова, сопряжения и управляющему входу регистра текущего адреса. Второй выход блока приоритетного выбора соединен с входом блока управления подканалом, выходы которого подключены соответственно к вторым входам блоков памяти, приема управляющего слова, управления обменом и коммутатора aëресов. Третий вход коммутатора подключен к выходу блока сопряжения, выход блока сравнения соединен с третьим входом блока управления обменом, соединенного с управляющими входом и выходом устройства, вход блока согласования подключен к информационной шине, выход — к второму входу блока сопряже506847 ния. Это обеспечивает обмен информацией двумя параллельными потоками, что позволяет производить счнпгывание командной информации для выполнения следующей команды программы канала в процессе обмена данными по текущей команде. Тем самым сокращается время выполнения последовательности команд программы канала. Кроме того, отсутствие прерывания текущей программы, выполняемой процессором в процессе выполнения программы канала, значительно повышает эффективность работы процессора. Использование устройства в каналах позволяет расширить интерфейс ввода-вывода и увеличить тем самым парк периферийных устройств вычислительной машины.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит блок 1 памяти, информационную шину 2, блоки согласования 3, буферной памяти 4, приема управляющего слова

5, регистры конечного 6 и текущего 7 адресов, коммутатор 8 адресов, блок 9 сравнения, блок

10 управления обменом, шину 11 «Управление», шину 12 «Управление каналом», блок 13 сопряжения (оконечное устройство), шины

«Данные» 14, «Выдача» 15, «Адрес обращения» 16 и «Управление внешнее» 17, блок 18 управления буферной памятью и блоки синхронизации 19, приоритетного выбора 20, управления подканалом 21.

Блок 5, состоящий из логических элементов

И, ИЛИ и триггера, предназначен для организации приема управляющего слова в регистры конечного 6 и текущего 7 адресов, Блок 4 представляет собой ряд ре;истров, связанных между собой цепями приема-передачи, предназначенных для преобразования формата обмениваемых данных, а также для синхронизации потоков данных «буферная память» и «буферная память-ОЗУ».

Блок 9, содержащий схему поразрядного сравнения содержимого регистров конечного адреса и текущего адреса, выполненную на логических элементах И вЂ” ИЛИ вЂ” НЕ и И, служит для выработки сигнала при совпадении адресов, содержащихся в указанных регистрах.

Блок 10 управления обменом, состоящий из триггеров и логических элементов И, ИЛИ, НЕ, предназначен для выполнения инструкций обращения к оконечному. устройству 13, реализации управляющих последовательностей сигналов, управления потоком данных между блоком 1 памяти и оконечным устройством 13.

Блок 21 управления подканалом, содержащий триггеры и логические элементы И, ИЛИ, НЕ, служит для организации выполнения двух основных функций: передачи в блок 13 команды, которая читается из ячейки блока 1 по адресу, выдаваемому блоком 13, и смены управляющего слова в регистрах конечного и текущего адресов по сигналу из блока 13, причем адрес нового управляющего слова также в ыда ется бл око м 13.

25 зо

4О

4

Блок 19, содержащий триггеры и схемы опроса этих триггеров, предназначен для синхронизации сигналов, поступающих асинхронно из блока 13. Блок 13 сопряжения предназначен для подключения к устройству для обмена данными устройств ввода-вывода, имеющих интерфейс ввода-вывода, расширенный по сравнению с интерфейсом данной вычислительной машины.

При работе устройства для обмена данными с блоком сопряжения используется программа канала, хранящаяся в блоке 1. Она представляет собой последовательную запись команд и управляющих слов. Ее выполнение инициируется инструкцией обращения к блоку 13.

Устройство работает лседующим образом.

В процессе выполнения инструкции обращения к блоку 13 из процессора в блок 10 управления обменом по шине 11 «Управление» поступают сигналы, по которым производится прием управляющего слова в регистры текущего 7 и конечного 6 адресов, Блок 10 вырабатывает управляющую последовательность сигналов, поступающих по шине 12 «управление каналом» в блок 13. В результате блок 13 настраивается на обмен информацией и получает адрес ячейки блока 1, в которой хранится начальный адрес программы канала.

Обмен данными производится по запросам, поступающим в блок 18 управления буферной памятью из блока 13 по шине 17«Управление внешнее». По одному запросу производится обмен единицей данных по реверсивной шине 14 «Данные» между блоком 13 и блоком

4 буферной памяти. Обмен данными между блоками 4 и 1 организуется блоком 10 по адресу, содержащемуся в регистре 7. В процессе обмена данными блок 10 производит модификацию адреса. Обмен данными продолжается до тех пор, пока текущий адрес обмена не достигнет значения конечного адреса обмена.

В этом случае блок 9 сравнения выдает в блок

10 сигнал совпадения, а блок 10 по шине 12 передает в блок 13 сигнал об окончании обмена данными, заданного управляющим словом массива. Блок 13 »а этот сигнал двояко.

В случае отсутствия признака выполнения следующей команды программы канала блок

13 выдает в блок 10 управления обменом сигнал оо окончании работы, поступающий по шине 17 через блок 19 синхронизации и блок

20, после чего обмен информацией заканчивается. При наличии признака выполнения следующей команды программы канала блок 13 вырабатывает сигнал смены управляющего слова, который после синхронизации, в случае отсутствия более приоритетных сигналов, требующих обработки, поступает в блок 21 управления подканалом и выдает на шину 16

«Адрес обращения» адрес нового управляющего слова. В этом случае блок 21 запускает блок 1 памяти на чтение, выдает сигнал в коммутатор адресов 8, по которому последний соединяет шину 16 с блоком 1. Считанное та506847 ким образом новое управляющее слово через блок 5 подается в регистры конечного 6 и текущего 7 адресов, После этого блок 21 вырабатывает сигнал, по которому блок 10 управления обменом начинает генерировать управляющую последовательность сигналов, поступающу|о по шине 12 «Управление каналом» в блок 13, для подготовки к обмену данными по новому управляющему слову. Команду, соответствующую новому управляющему слову, блок 13 полчает во время обмена данными по предыдущей команде. Для получения этой команды блок 13 выдает сигнал запроса, поступающий в блок 19 синхронизации, и адрес команды на шину 16 «Адрес обращения», В случае отсутствия запроса от блока 18 управления буферной памятью блок 20 приоритетного выбора вырабатывает сигнал, поступающий в блок 21 управления подканалом, который в свою очередь запускает блок 1 на чтение и вырабатывает сигнал, по которому коммутатор адресов 8 подключает шину 16 к блоку 1. Считанная команда по информационной шине 2 через блок 3 согласования выдается на шину 15, по которой она поступает в блок 13.

Эта команда хранится в блоке 13 до окончания обмена текущего массива данных, затем как было описано выше в регистры 7 и 6 текущего и конечного адресов принимается управляющее слово, соответствующее принятой команде, и начинается ее выполнение. После того как программа канала выполнена полностью, блок 13 вырабатывает сигнал об окончании работы, который поступает в блок 10 управления обменом. По этому сигналу блок 10 выдает на шину 11 «Управление» сигнал прерывания, поступающий в процессор, который означает, что программа канала выполнена полностью.

Формула изобретения

Устройство для оомена данными, содер>кащее блоки памяти, приема управляющего слова, буферной памяти, сравнения, приоритетно5

jo

40 го выбора, управления буферной памятью, синхронизации, сопряжения, регистры текущего и конечного адресов, коммутатор адресов, причем блок памяти соединен информационной шиной с блоком буферной памяти и блоком приема > правляющего слова, Въ|ход кОтОрого подключен к входам регистров теку|цего и конечного адресов, выходы которых соединены с соответствующими входами блока сравнения, управляющий выход блока сопряжения подключен к первому входу блока синхронизации и входу блока управления буферной памятью, первый и второй выходы которого подключены соответственно к управляющему входу блока буферной памяти и второму входу блока синхронизации, выход которого соединен с входом блока приоритетного выбора, блок сопря>кения соединен двусторонними связями с блоком буферной памяти, первый вход коммутатора адресов соединен с соответствующим выходом регистра текущего адреса, выход подключен к адресному входу блока памят!1, отл пч ающееся тем, что, с целью повышения эффективности работы устройства, в него введены блоки управления подканалом, согласования и блок управления обменом, первый вход которого соединен с первым выходом блока приоритетного выбора, выходы подключены соответственно к первым входам блоков памяти, приема управляющего слова, сопряжеш|я и управляющему входу регистра текущегo адреса, второй выход блока приоритетного выбора соединен с входом блока управле?п|я подканалом, выходы которого подключены соответственно к вторым входам блоков памяти, приема управляющего слова, управления обменом и коммутатора адресов, третий вход которого подключен и выходу блока сопряжения, выход блока сравнения соеди-!

le!I с третьим входом блока управления обменом, соединенного с управляющимп входом и выходом устройства, вход блока согласования по?|к 110 Iеl| к 111!фОР м ацио?11?ОЙ III I??!o Вы. Од к второму входу блока сопряжения.

506847

Составитель А. Жеренов

Редактор Т. Юрчикова

Техред Н. Локтионова

Корректор Т Добровольская

Заказ 1112 19 Изд. Хя 1194 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Типография, пр. Сапунова, 2