Дешифратор

 

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистицескиx

Республик

ii>) 507934 (61) Дополнительное к авт. свид-ву (22) Заявлено 12.05.74 (21) 2024350/26-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.03.76Бюллетень № 11 (45) Дата опубликования описания 14.04.76 (51) М. Кл.

Н 03 K 13/24

Государственный квинтет

Совета Иннастров СССР оо делам изобретений и открытс:й (531 УДК

681 325 63 (088.8) (72) Автор. изобретения

П. М. Рождественский (71) Заявитель (54) ДЫШИ4>РАТОР

Изобретение относится к вычислительнойй технике и м оже т бы ть применено в схемах адресной выборки запоминаюших устройств.

Известны дешифраторы, содержашие схему предварительной дешифрадии с усилителями управляюших токов, элементы связи односторонней проводимостью и входные и выходные шины, Однако малое быстродействие известных дешифраторов обусловлено наличием многообмоточнь.х . рансформаторов.

UenbK изобретения является повышение быстродействия и уменьшение объема обзрудования.

Зто достигается тем, что в дешифраторе дополнительно установлен преобразователь входного кода в наборы нескольких кодов с числом разрядов, меньшимчисля р,. зрядов входного .кода. Причем входы преобразователя входного кода в наборы нескольких кодов соединены с входными шина 1и, я выходы подключены к кодовы., входам схем предварительной де шпфр;.дии, усплптслн упр,BpKUlltx токов которых через элементы с односторонней проводимостью соединены с выходны ми шинами, 3а фиг. 1 приведена блок-схема предложенного дешифряторя; на фиг. 2- схема дешифратора на шестьдесят четыре выходя.

Дешифратор, предназначенный для выбора одного из выходных каналов и выдачи и него сигнала в зависпк ости оТ входноIO го кода, содержит преобразователь 1 входного кода в наборы из автономных кодов, схемы 2 предварительной дешифряиии, усилители 3 и элементы 4 связи с односторонней проводимостью.

3б

Преобразователь 1 представляет собой совокупность кодируюпп:х cd.ì, напрт мер сумматоров по модулю два, н предназначен для перекодирования входного кода в

20 наборы из m автономных код в. В частности, если входной код является натуральным двоичным кодо длины 2к разрядов, то автономные коды в н;борях имеют длину К разрядов, а количество кодов в наМ боретт в *2 + 1, где К = 2, 3, 4... °

507934

Преобразователь соединен со схемами

2 так, что входы каждой из них подключаютса K выходам преобразователя для приема одг ro из кодов набора.

Каждая схема 2 предварительной дешифрации представляет собой независимую схему выбора определенных или одного определенного каналов из многих идентичных в зависимости от поданного на нее от преобразователя 1 кода. Если указанный код является натуральным двоичным, К - разрядным кодом, то этими схемами могут быть известные дешифраторы на

2 выходов, И.

На выходах схем 2 предварительной дешифрации установлены усилители 3 со схемами совпадения на два входа, предназначенными для управления запуском усилителей и регулирования уровня напряжения выходного сигнала дешифратора, Выход каждого-усилителя 3 через элементы

4 соединен с несколькими выходными шинами 5. дешифратор работает следующим образом.

При подаче на дешифратор входного кода в преобразователе 1 происходит перекодирование его в набор кодов, каждый из которых поступает на входы соответствующей схемы 2 предварительной дешифрации. И зависимости от поданных кодов на выходах схем 2 предварительной дешифрации появляются разрешающие потенциалы, которые подготавливают связанные с этими выходами усилители 3 к запуску. После одновременного запуска тактирующими импульсами выбранных усилителей токи от этих усилителей через элементы связи

4 поступают на выходные шины 5 дешифратора. На одной из них, где связи отображают данный набор кодов, происходит сложение токов и формирование на нагрузке нормированного сигнала полной амплитуды. На остальных выходах дешифратора возможно появление сигнала помехи от воздействия меньшего числа усилителей, Регулирование амплитуды сигнала на выходе дешифратора осуществляется путем блокирования: запуска определенного числа выбранных усилителей схем 2 предварительной дешифрации.

Схема дешифратора на шестьдесят четыре выхода (фиг. 2) имеет преобразователь 1, который изображен в виде таблицы из шести строк и двадцати четырех столбцов с единицами в определенных точках их пересечения.

Преобразователь 1 содержит двадцать четыре сумматора по модулю два и пред5

60 назначен для перекодирования входного . шестиразрядного двоичного кода в наборы из восьми трехразрядных кодов, На фиг. 2 сумматоры представлены столбцами, где единицами отмечено наличие связи сумматоров с определенными разрядами входного кода: а„, а, ..... a> а количество единиц в столбце равно числу входов у сумматоров, Например, первый, второй, .„, шестой сумматоры имеют по одному входу, и электрическая схема каждого из них не содержит ни одного элемента, так как каждая шина входного кода непосредственно соединена с соответствующим входом схем 2 предварительной дешифрации. Седьмой двухвходовый сумматор реализует функцию; Cx - о. ч а. а

5 5

a+ a. ча . а О.

Преобразователь содержит девять двухвходовых сумматоров. Трехвходовый и четырехвходовый сумматоры по модулю два могут быть выполнены соответственно из двух и трех двухвходовых сумматоров. Электрическая схема преобразователя может быть выполнена нз десяти микросхем, со» держащих по три сумматора по модулю два в каждом, Схемами 2 предварительной дешифрации являются известные дешифраторы на три входа и восемь выходов, которые имеют по восемь усилителей 3 на выходе и каждый из усилителей через элементы связи соединен с восемью выходными шинами 5 дешифратора. Элементы связи с односторонней проводимостью (например, диоды) на фиг. 2 изображены точками.

При подаче на входы дешифратора любой двоичной комбинации, длиной шесть разрядов, на преобразователе происходит перекодирование этой последовательности в набор из восьми трехразрядных кодов.

После дешифрации каждого кода на схемах 2 появляется потенциал, подготавливаюший один из усилителей 3. При одновременной подаче импульсов 1 и С срабатывают восемь усилителей, токи от коTopb1x через элементы связи поступают непосредственно на одну выбранную шину, где формируют сигнал полной амплитуды.

Если эти импульсы подаются раздельно, то на этой же шине формируются выходные сигналы амплитудой: 5/8 и 3/8 от полной соответственно. Одновременно во всех случаях на невыбранных шинах возникает помеха амплитудой 1/8 от полного сигнала. При выходе из строя любого одного элемента дешифратор продолжает функционировать, однако при этом возможно увеличение помехи до 2/8 или 5079 уменьшение выходного сигнала на 1/8 от

ПОЛНОГО, Ф ормула изобретения

Дешифратор, содержащий схемы предварительной дешифрации с усилителями управляющих токов, элементы связи с односторонней проводимостью и входные и выходные шины, отличающийс я тем, что, с целью повышения быстро34 действия, в нем дополнительно устанселаа преобразователь входного кода в наборы нескольких кодов с числом разрядов, меньшим числа разрядов входного кода, при чем входы преобразователя входного кода в наборы нескольких кодов соединены с входными шинами, а выходы подключены к кодовым входам схем предварительной дешифрации, усилители управляющих токов которых через элементы связи с односторонней проводимостью соединены с выходными шинами.