Устройство для вычисления модуля вектора

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

3»3 514309

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлсио 17.10.73 (21) 1964112!24 (51) Ч.Кл.- G 06Л 3! 00

G 06G 722 с присоедиисиисм заявки М—

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий (23) Приоритет—

530 7 7CTCI!b,Ì 18 (53) УДК 681.335. . 8 (088. 8) Опубликn»;II!o 15,05.76

Дата опубликова,"33я Описания 02.02.77 (72) А!!тор изобрстс»ия

В. Н. Соломаха

Рязаиский рад!иотех33ический институт (71) 3!)я333ггсл» (54) УСТРОЙСТВО

ДЛЯ ВЫ 1ИСЛ ЕНИЯ МОДУЛЯ ВЕКТОРА

Изог)рстсиис относится к ооласти вычислиТс 7ы1Ой тсх пик!! II з)ожет Оы ь испо 1ьзовапо в к!«!ест»с самостоятсльпого ф) икциоиального блока для рсшсllèя уравнений вида р х + у, либо в качестве составной части часто) iio-импульсного преобразователя прямоуl ольных коордии !Т в поляриые.

Известно устройство для вычисления моду. 3я 33сl3Topl!, содср)кащее блок определе33ия ш3тсрвалов, »ыход которого через последоватслшю сосдипеппыс gc!i»I<(pa!op и блок памяти соедип li с первым входом иитерпо15ITQj)l!, выход коlîj)îão»îäê)i!O÷c!I к выходу устj) О ! С Т 33 l! .

Недостатком извсстпого устройства является )iиз ке! 5! точllость j)c 1,3!33 аi(и и (1)ми кциональиой зависимосп3, обусловленная погрешПОСТЯ а!И Э.1СМС!ITOi3.

Предложенное ус ройство с целью повышеiiiiil то li!ocT!l содержит ко»мутатор и блок сравпеиия, входы которого соединепы с входами коммутатора и входами устройства, и выход подкл)oчен к упра33ляющему входу коммутатора, выходы которого соедипеиы с входами иптерпо !5!TOj)a и блока определения интервалов.

-ja чертеже приведена схема устройства для вычислепия модуля вектора, которое содержит блок сраш3сния 1, коммутатор 2, ии2 тсрпо..)ятор 3, блок памяти 4. дешифратор 5 и блок определения иитервала 6.

В предлагаемом устройстве оба входа F, и F,, соединены с соответствующими входами

5 блока сравиепия 1 и коммутатора 2. Выходы блока ср ав)3еl! Ii51 1 подк 7 ючепы K уира)3.153 IOщим входам коммутатора 2, выходы которого соединены с частотпыми входами ицтерполятора 3, кодовые входы которого подключспы

lQ к выходам блока памяти 4, и с входами блока 5 определения иитерва 3а, выходами подключенного через дешифратор 6 к входам блока памяти 4.

Предлагас»ос устройство осуществляет !

5 к) co IIIO-II,70CI;Oc) П) 30 аииро! Си»аци)0 ф) ll!ill!I!I двух переменных

1: : +g".

В основу реализации о положен метод воспроизведения Og!iopogiiaix функцш! двух

lIcpc»cIiI суть которого заключается в переходе к воспроизведению фуикции вспомоУ гателы3ого аргумента = — при у (.\

25 .3 или 51 = — при х (у. В этом случае для

\ функцш! о можно записать р=xl 1+се=.т Г(), 30 р = 3!) 1 + 31- = g !((3)).

014309

Форму l;i изобретения

3 (: л ф

1 ! !

1 !

f.;

Редактор С. Хейфии Текред А, Как)3,3ш)33)кова Корректор T. Добровольская

Заказ 5194 Из)!. ¹ 1377 Тира)к 864 11оди:!свое

ЦНИИПИ Государственного коми.ета Сове)а Мин«с!ров СССР ио делам f.çof)ðåãåíèé и открытий

113035, Москва, SI(-35, Ра))иская иав).,;j 1, 5

МО Г, За. орский фиг«3:fë

Функцию II, заменяем кусочно лом;!но« кривои (линейная аппроксимация), и в результате моделируемая зявнсимос ! представляется в виде:

О = гт I .1 + 6 г / д. 35! х ) !/ (c), 1> =a; g+ b; x д;я х(у()1), (3) где параметры а; и b; определяются в соответствии с разбиением вс)30могательного аргумента j или q.

B силу подобия фуш<цпй гГ(З) и <1 (31), а также принятых диапазонов изменения;3ргументов; = —, 0 ("; 1, 0 т1 - 1, 31 параметры а; и b; одни и тс жс прн соответствующем разбиении по осям с и )1. Последнее обстоятельство позволяет иметь минимальный объем памяти при формировании 1).

Устройство работает следующим образом.

Импульсы входных частот F,. и 1,, поступают пя входы коммутатора 2 и блоки сравнения l, реализованного па основе члcT0 п30- IMII) .Iüc!IOÃÎ 33ы н)та)още! 0 уcTpolfcтв!! с0 знаковым Tf)HI гсром и с;!) ж)!)цс! О зал 5! 31)ормнрования признаков: IIp, если 1"„. ) 1,, и Пр. 31, если F,. (F„

Коммутатор 2 в соответствии с упрл»75Iк)щими сигналами блока сравиен3)я 1 обсснс:нвает подключение члсгот 1, и I,, I! I »xo, II>I ИИ7 еpllo I II Topi! 3 н б)53 0 к !! 0 Онрс чс. I 0 I IIII, 3псрвлла.

Блок 5 представляет собой частотно-импульсную систему следящего уравновешивания и служит для формироваш)я кода, пропорционального вспомогатсл)н ому аргументу или )7.

1сшпфр,33г)р 6 в соо!»с)ст«ии с прш)ятым

p«»0Hc»Iicм 00!! вспомогательного аргумента (рл«помсрным ifлн неравномерным) управляс! 13«ioopKQH нз 053 0к!! памяти 4 напряжений) которые подкл)очаются cooтвстственно на кодовые входы пнтерполятора 3., обеспечивая моделирование первого и второго слагаемых в «ыражс пях (3). 11я выходе интерполятора 3 формируется резуг)ь ирующля частота

F . == ) 1 - -, — j:

Кяк показали расчеты, для обеспечения

МСГОдНЧССКOi НОГрСШНОСтн, ра»НОй 0,1О)ов, трЕбуется при неравномерном разбиении оси

15 и, 3н !) 33сегО 6 учас) ко» ан3прокс!!мации и, следов!г)тсг3ш30, хранение в памяти 12 — и napa»IeTpoi3, я при равномерном разбиении — 8

) и!3С7 IIOI3 н 16 If!if)iiмсTpol3.

Ус! ро33С3330 для «ычнслсния модуля векторл, содержащее блок гн3рсдслсния интервао5 Ioi), 331!ход которого !Срез последовательно соединс3шые дсшнфратор и блок памяти соедипсн с первым входом пнтсрполятора, выход которого нодк lfo fcfl к «ыходу устройства, от.i« fafofigeeeя тем, что, с целью повышения

То «!!0cTH, of f0 сogcp)KÇI I ко)! х!)-! 37 op H блок

СР)1Е3НСIIII51, ВХОДЫ KOTOPOI 0 COOJ IIIICНЫ С ВХОдлмн коммутатора и входами устройства, а

»ыход подкгночеи к управляющему входу коих)утягора, »ыходы которого соединены с входами пнтерполяторя и олока определения интер»алов.