К. M. Кролевец, Н. И. Хцынский, В. П. Сидоренко, В. И. Невядомский, А. И. Радугин, Т, Г. Бублик, Ю. С. Дариевич и М. A. Орлов (71) Заявитель (54) НАКОПИТЕЛЬ

ДЛЯ ПОЛУПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

С ЭЛЕКТРИЧЕСКОЙ ПЕРЕЗАПИСЬЮ ИНФОРМАЦИИ

Изобретение относится к области вычислительной и электронной техники, в частности к интегральным запоминающим устройствам, и может быть использовано в программируемых системах памяти, сохраняющих информацию при отключении питания.

Известен накопитель для полупостоянного запоминающего устройства с электрической перезаписью информации, содержащий матририцу запоминающих МДП-транзисторов, истоки транзисторов каждого столбца которой подключены к разрядной шине, стоки вЂ” к истоку нагрузочного транзистора, затвор и сток последнего вЂ” к шине питания. Затворы запоминающих транзисторов строк подсоединены к адресной шине.

Недостатком известного накопителя является невозможность совмещения высокого быстродействия в режиме считывания информации и малой рассеиваемой мощности в режиме перезаписи в связи с противоречивыми требованиями к нагрузочным транзисторам: для повышения быстродействия крутизну их необходимо увеличивать, для снижения рассеиваемой мощности вЂ” уменьшать.

Цель изобретения вЂ” повышение быстродействия и надежности работы накопителя для полупостоянного запоминающего устройства с электрической перезаписью информации.

Это достигается благодаря тому, что накопитель содержит в каждом столбце матрицы дополнительный тактирующий транзистор, включенньш параллельно нагрузочному транзистору, причем затвор дополнительного тактирующего транзистора соединен с шиной тактирующего сигнала.

На чертеже представлена схема накопителя полупостоянного запоминающего устройства

10 с электрической перезаписью информации.

Она содержит разрядные шины 1, адресные шины 2, запоминающие МДП-транзисторы 3 матрицы накопителя, обладающие электрически изменяемым пороговым напряжением, 15 шину 4 блокировки, МДП-транзисторы 5, 6 блокировки, конденсаторы 7, образованные узловыми емкостями столбцов матрицы накопителя, дополнительные тактирующие МДПтранзисторы 8, нагрузочные МДП-транзисто20 ры 9, шины «выход числа» 10, тактирующего сигнала 11, питания 12.

Накопитель полупостоянного запоминающего устройства работает в режимах стирания, записи и считывания информации.

25 Двоичная информация отображается в запоминающем МДП-транзисторе накопителя в виде двух электрически изменяемых значений порогового напряжения, определяемых величиной заряда, накопленного на границе раз30 дела двух диэлектриков. Меньшее по абсо51< 7gq лютной величине значение порогового напряжения устанавливается при приложении положительного напряжения к затвору запоминающего МДП-транзистора относительно под,ложки и оценивается как состояние логического «0», большее по абсолютной величине значение порогового напряжения вЂ” при приложении отрицательного напряжения между затвором и подложкой и оценивается как состояние логической «1».

Стирание информации, записанной в запоминающих МДПтранзисторах матрицы накопителя, осуществляется подачей положительных импульсов перезаписи по всем адресным шинам 2 строк накопителя.

Для уменьшения напряженности электрического поля в областях сток вЂ” затвор, истоквЂ” затвор запоминающих транзисторов, их истоковые и стоковые области заземляются через транзисторы 5, 6 блокировки, на затворы которых по шине 4 подается напряжение логичекой «1» синхронно с импульсом стирания.

При этом все запоминающие транзисторы выбранной строки накопителя одновременно устанавливаются в состояние логического «0».

Записывается информация избирательно, т. е. логическая «1» может быть записана в какой-либо транзистор выбранной строки без искажения информации и других запоминающих транзисторах накопителя. В режиме записи информации шина 11 отключается от источника тактирующего сигнала и заземляется, на шину 4 проходит напряжение логического «0», записываемое число в инверсном коде подается на разрядные шины 1 синхронно с импульсом записи, поступающим на адресную шину выбранной строки накопителя.

Если записываемое число вЂ” логическая «1», то конденсатор 7 разряжается через открытый импульсом записи транзистор 3 на разрядную шину 1, находящуюся под нулевым потенциалом.

Импульс записи создает в диэлектрике под затвором транзистора 3 электрическое поле, достаточное для записи логической «1». Когда записываемое число вЂ” логический «0», то на конденсаторе 7 в течение импульса записи сохраняется потенциал логической «1», создаваемый нагрузочным транзистором 9, так как на разрядную шину 1 подано напря>кение логической «1». Электрическое поле, создаваемое импульсом записи в диэлектрике под за вором транзистора 3, экранируется потенциалом канала, запись логической «1» в этот транзистор запрещена, т. е. в транзисторе 3 сохраняется состояние логического «0».

В режиме считывания информации на шину 4 блокировки и разрядные шины 1 подается потенциал логического «0», шина 11 подключается к источнику тактирующего сигна10 ла, к адресной шине выбранной строки накопителя прикладывается напряжение считывания, обеспечивающее выборку информации без искажений.

При подаче импульса тактирующего сигна15 ла конденсаторы 7 столбцов матрицы накопителя заряжаются от источника питания через дополнительные тактирующие транзисторы 8 до потенциала логической «1» и на шинах 10

«выход числа» устанавливаются потенциалы, 20 соответствующие информации, записанной в опрашиваемых транзисторах матрицы накопителя. Если в запоминающем транзисторе 3 записано состояние логической «1», то при подаче напряжения считывания этот транзистор

25 остается закрытым и на конденсаторе 7 и шине 10 сохраняется потенциал логической «1».

Если в запоминающем транзисторе 3 записан логический «0», то напряжением считывания этот транзистор отпирается, конденсатор 7

30 разряжается и на шине 10 устанавливается потенциал логического «0».

Формула изобретения

Накопитель для полупостоянного запомина35 ющего устройства с электрической перезаписью информации, содержащий матрицу запоминающих МДП-транзисторов, истоки транзисторов каждого столбца которой подключены к разрядной шине, стоки вЂ” к истоку

40 нагрузочного транзистора, затвор и сток которого подключены к шине питания, затворы запоминающих транзисторов строк подключены к адресной шине, отлич а ющийся тем, что, с целью повышения быстродействия и

45 надежности работы накопителя, он содержит в каждом столбце матрицы дополнительный тактирующий транзистор, включенный параллельно нагрузочному транзистору, причем затвор дополнительного тактирующего транзи50 стора соединен с шиной тактирующего сигнала.

Составитель Ю. Герасимов

Техред А. Камышникова Корректор Т. Добровольская

Редактор И. Грузова

Заказ 1556/15 Изд. № 1430 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская паб., д. 4/5

Типография, пр. Сапунова, 2

Накопитель для полупостоянного запоминающего устройства с электрической перезаписью информации

Похожие патенты: