Устройство для синхронизации
О П И С А Н И Е (11) 523533
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ св1ов Свветскик
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.01.75 (21) 2092787/24-9 с присоединением заявки № (23) Приоритет
Опубликовано 30.07.76. Бюллетень № 28
Дата опубликования описания 19.08.76 (51) М. Кл з H 04L 7/04
Государственный комитет
Совета Ммммстроа СССР ло делам изобретений и открытий (53) УДК 621.394,662. .2 (088.8) (72) Автор изобретения
В. С. Миронов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ
Изобретение относится к технике передачи дискре1ной информации и может использоваться при создании аппаратуры передачи данных (АПД).
Известно устройство для синхронизации, содержащее в передающей части регистр сдвига, выход которого через сумматор по модулю два подключен к своему входу, а в приемной части — первый элемент И, выход которого через последовательно соединенные элемент ИЛИ, регистр сдвига, сумматор по модулю два, соединенный через второй элемент И с другим входом элемента ИЛИ, компаратор подключен к счетчику, а также триггер, выход кото",îãî подключен к соответствующим входам первого элемента И, второго элемента И и дешифратора синхрокомбинации, к другому входу которого подключен второй выход регистра сдвига.
Однако в известном устройстве имеется вероятность ложного перехода в режим вхождения в синхронизм, что значительно снижает надежность его работы.
Цель .изобретения — повышение надежности работы устройства и увеличение пропускной способности.
Для этого в передающую часть введены элемент ИЛИ и дешифратор запрещенной комбинации сигналов, при этом другой выход регистра сдвига через дешифратор запрещенной комбинации и элемент И iИ iiopi iIa;epicene нрив .дена функциона 1ьная схема устройства. гта чертеже, приведена функциональная схема устройства. ,устройс1во для синхронизации содержит в персда10щен части элемент HJIi l i, выход которого подключен и одному нз двух входов регистра 2 сдвига, одни из выходов ко1орого черсз сумматор d,llo модул10 два соединен с дру гим ОВоим ВхОдОм, а дру гои Выход — через дешифратор 4 запрещеннои комоинации сигНаЛОВ СОЕДИНЕН С ОДНИМ ИЗ ВХОДОВ Э.,ЕМЕНТа 11.111:1 1, другои вход которого является входом о, а выход сумматора д — выходом О переда1ощен час1и устроиства; в приемнои части устройство содержит первый элемент И /, выход которого через последовательно соединенные элемент И,11И 8, регистр 9 сдвига,,сумматор l0 по модулю два, второй элемент И il подключен к второму входу элемента ИЛИ 8; компаратор 12, входами подключенный к 523533 выходу первого элемента И 7 и сумматора 10, а выходом — через счетчик 13 к входу третьего элемента И 14, к другому входу которого подключен выход дешифратора 15 запрещенной комбинацни сигналов, вход которого одновременно соединен с другим выходом регистра 9 сдвига и с одним из входов дешифратора 16 синхрокомбинации; триггер 17, выход которого подключен к соответствующим входам первого и ьторого элементов И 7, 11, дешифратора 16, а установочный вход соединен с выходом третьего элемента И 14. Входы 18, 19 являются соответственно информационным .и управляющим входами, а выход 20 — выходом синхросигнала приемной части устройства. Устройство работает следующим образом. При подаче тактовых сипнало в на вход 5 передающая часть начинает генерировать псевдослучайную (синхронизирующую) последовательность. В случае установки в регистре 2 сдвига запрещенного (нулевого) фазового состояния срабатывает дешифратор 4, с выхода которого сигнал через элемент ИЛИ 1 поступает на вход установки регистра 2 сдвига в исходное состояние. С соответствующего выхода регистра 2 сдвига сигналы подаются на вход сумматора 3, с выхода которого псевдослучайная последовательность сигналов поступает на вход регистра сдвига и на выход 6, В приемной части устройства принимаемая последовательность сигналов по входу 18 через элементы И 7 и ИЛИ 8 поступает на вход регистра сдвига 9. На второй вход элемента И 7 подается сигнал разрешения приема с выхода триггера 17. С выхода элемента И 7 принимаемые сигналы также подаются на вход компаратора 12. С соответствующего выхода регистра сдвига 9 принимаемая последователь ность сигналов поступает в сумматор 10 и с его выхода на второй вход компаратора 12, с выхода которого результат сравнения поступает на вход счетчика 13, на выходе которого появляется сигнал, указывающий на факт вхождения приемной части устройства в синхронизм с передающей. Если на информационный вход 18 поступила запрещенная последовательность сигналов длиной, достаточной для срабатывания счетчика 13, то сигнал на его выходе будет ложным. В этом случае ложный сигнал не пройдет до входа триггера 17, так как сигнал с выхода счетчика 13 на вход установки триггера 17 в положение «1» поступает через элемонт И 14, на второй вход которого сигнал разрешения подается с выхода дешифратора 15 запрещенной комбинации сигналов при ее отсутствии в регистре сдвига 9, При прохож5 денни сигнала на вход установки триггера 17 в положение «1» с его выхода соответствующие сигналы поступают на входы элементов И 7, И 11 и дешифратора 16. В результате запрещается прохождение принимаемой после10 довательности сигналов через элемент И 7 и разрешается через элемент И 11 с выхода сумматора 10 на вход регистра сдвига 9, а также включается дешифратор 16. С этого момента начинается автономное генерирование 15 синхронизирующей последовательности в приемной части устройства. При появлении в регистре сдвига 9 сипхрокомбинации на выходе дешифратора 16 выделяется синхросигнал. В соответствующий момент времени по входу 19 20 подается сигнал установки триггера 17 в положение «0», и приемная часть подготавливается к новому циклу фазирования. Формула изобретения Устройство для синхронизации, содержащее в передающей части регистр сдвига, выход которого через сумматор,по модулю два подключен к своему входу, а в,приемной части— 30 первый элемент И, выход которого через последовательно соединенные элемент ИЛИ, регистр сдвига, сумматор по модулю два, соединенный через второй элемент И с другим входом элемента ИЛИ, компаратор под35 ключен к счетчику, а также триггер, выход Которого подключен к соответствующим входам первого элемента И, второго элемента И и дешифратора синхрокомбинации, к другому входу которого подключен второй выход регистра 40 сдвига, отл и ч а ющее с я тем, что, с целью повышения надежности работы устройства и увеличения пропускной способности, в передающую часть введены элемент ИЛИ и дешифратор запрещенной комбинации сигналов, 45 при этом другой выход регистра сдвига через де шифратор запрещенной комбинации и элемент ИЛИ подключен к своему другому входу, а в приемную часть — дешифратор запрещенной комбинации сигналов и третий эле50 мент И, причем упомянутый выход регистра сдвига,ерез дешифратор запрещенной комбинации и третий элемент И подключен к установочному входу триггера, а упомянутый выход первого элемента И подключен к второ55 му входу комп аратора. 523533 Составитель Г. тепловй Техред М. Семенов Корректоры: В. Петрова и О. Данишева Редактор А. Купрякова Типография, пр. Сапунова, 2 Заказ 1789/4 Изд. № 1562 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, 7К-35, Раушская наб., д. 4/5
