Логарифмический аналого-цифровой преобразователь

 

Со(оэ Советских

Социапистииеских

Респубпик (11) 526243 (61) Дополнительное к авт. саид-ву (22) Заявлено 31.12.74 (21) 2091642/21 с присоединением заявки № (23) Приоритет (51) М. Кл.

Н 03 К 13/20

Гааударстаенна(й намитет

Саввта йтинистраа СССР аа делам иэабретаний н аткра(тнй (43) Ог(убликовано15.08.76.Бюллетень №30 (53) УДК 681 32"- (088.8) (45) Дата опубликования описания103.11. 76 (72) Авторы изобретения

П.-Ю. Ю. Яцкунас, П. С. Шмулайтис, Б. Н. Осипов

8 д 7. (аа((д язв-(-,»

<м"Фф:8(71) Заявитель (54) ЛОГАРИФМИЧЕСКИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Настоящее изобретение относится к об- ( ласти радиотехники и может быть использовано прн разработке приборов с применением цифрового измерения относительного ослабления между любыми двумя уровнями исследуемого сигнала, Известно устройство, содержащее компаратор, через интегратор подключенный. к выходу первого ключа, управляющий вход которого и управляющий вход интегратора соединены с выходами блока управления, другой выход которого подключен к управляющему входу второго ключа, через который источник опорного напряжения подключен к опорному входу компаратора, выход (к которого через блок управления подключен к управляющему входу элемента И-ИЛИ, ;другой вход последнего соединен с выходом генератора счетных импульсов, а выход подкл(очен ко входу счетчика, IB((xone; кото- ро рого соединен с одним иэ входов блока (управления, Недостатком известного устройс ства .—:.вляется то, что в ряде случаев во: . ни .ает необходимость в измерениях относи- тельного ослабления между любыми двумя уровнями сигнала. В этом случае, ttp(t (e(»((( известный преобт>аэователь, нужно т(ровссти измерение ослабления в двух точках, и,:<>ем, расчетным путем вычислить искомое <>с>лабление. Раздельное измерение и перес«<.т

i увеличивают общее время измерения од((о(о .параметра, что уменьшает производитель «т(, труда.

Целью изобретения является повышение ! быстродействия и расширение функционал(*ных возможностей устройства. Для достиж<Ния поставленной цели счетчик вьц<олнец (>еверсивным и введены элемент совпаде(п(я, инвертор, элемент ИЛИ, два Ы5 триггера, триггер со счетным входом, дешифратор и .кодируюшее устройство, один вход которо(о соединен с источником сигнала управляк;((r((>

Кода, второй — с первым выходом дешифра.тора, третий с выходом реверсивного счет- чика. Выход кодирующего устройства под:ключен K одному из входов реверси(M!0(" счетчика„другой вход которого (og(«ед к выходу блока управления, тр< тпй — «ар<>з элемент ИЛИ к выходу блска ут((>а(><(они>( второму выходу дец(ифратора, т »äó (>л.,к:. управления и входу первого R8 триггера, второй вход которого подключен к источнику импульсов запуска, инверсный выход — к одному из входов дешифратора, основной выход — к первому входу элемента совпадения, второй вход которого соединен с одним из выходов счетчика, третий вход со входом триггера со счетным входом и через инвертор — с выходом генератора счетных импульсов и одним из входов дешифратора, два ф других входа которого подключены к выхо-: дам триггера со счетным входом.

Установочный вход последнего соединен с выходом элемента совпадения и первым входом второго%Я триггера, второй вход ш которого подключен к третьему выходу дешифратора, инверсный выход — к одному из входов блока управления, а основной — к одному из входов дешифратора.

Другой целью изобретения является обес- М печение внутреннего программирования. Для этого в аналого-цифровой преобразователь введены блок формирования сигнала запуска, дополнительный RS триггер, дополнитель ный элемент совпадения, формирователь и одновибратор, через который источник импульсов запуска соединен со входом блока управления и с одним из входов дополнительного элемента совпадения, другой вход которогo подключен к выходу дополнительного

На фиг. 1 приведена функциональная схема логарифмического аналого-цифрового преоб- 40 разователя, На фиг. 2 и 3 временные диаграммы сигналов в различных точках преобразователя.

Логарифмический аналого-цифровой преобразователь содержит ключ 1, инвертор 2, 4Ь компаратор 3, блок управления 4., реверсивный счетчик 5, ключ 6, генератор счетных импульсоц 7, элемент И-ИЛИ 8, дешифратор

9, инвертор 10, элемент совпадения 11.

RS триггер 12, триггер со счетным входом

13, кодирующее устройство 14, схему ИЛИ

15,ИБтриггер 16, одновибратор 17,. элемент совпадения 18, блок формирования сигнала запуска 19,RS триггер 20 и формирователь

21. 55

Преобразователь работает следующим о6разом. Исследуемый аналоговый сигнал Ug поступает на вход ключа 1, В начальный момент, до поступления импульса -затгска if>„ > все ключи закрыты и напряжение на выхаде интегратора 2 равно нулю. Импульс запуска (фиг. 2, а) поступает на устанозочный вход%8 триггера 16 и переводит один из его выходов в состояние логической 1

Это напряжение (фиг. 2, б) подается на один из входов элемента совпадения 11.

Упомянутый импульс запуска воздействует

HG блок $ ùþÂëeíBÁ 4, который открывает кщоч 1 и схему И-ИЛИ 8. В результате этого выходное напряжение интегратора 2 н.",-,:инает изменяться (фиг. 2, в,, а имлуль1 сы с генера:"opa счетных импульсов 7 через элемент И-ИЛИ 8 поступают на вход реверсивного счегчика 5 (фиг. ", г). После накопления счетчиком заданного числа импульсов, на er.o выходе появляется сигнал логический "1" (фиг. 2, д), который пГ (тупае (на Q, тип из щ одов ep, ря а co падения 11. При совпадении логических "1

HG ее входах y HB одном от Я (3 триггера

16, на дпчгом — от счетчика 5, на третьем — от генератора счетных импульс:ов 7„по тупающих через ..а;вертор 10) на ; вы."...:зде появится логический "О (фиг. 2, e), который поступает на установочный вход триггера со счетным входом 13 и переводи. его в состояние логической 1 по основному выходу. Зтот же сигнал поступает на установочный входй9 триггера 12 и переводит его основной выход в состояние логической "1 (фиг. 2, и). сигнал с изувер=лого выхода В -pmrr epg.

12 поступает на блок управления 4 и через нее закрыв:::.=т ключ 1. B интеграторе 2 может быль испо..ьзован, например, операционный усилитель с г. сокам входиым сопротив лением. Это позволит запоминать выходчое напряжение интег ратора в течение некоторого интервала времени цосле закрытия ключа 1 (фиг„2, в). Когда на выходе элемента совпадения 11 появится логический

О" (фиг. 2, а),. то на входы дешифратора

Я подаются импульсы: с основного и инверсного выходов триггера 13 (фиг. 2, ж. з), с основного выходаИЗтриггера 12 (фиг. 2, и), с выхода генератора счетных импульсов 7, причем Одипт через и вертор 1 О (фиг 2 к, л) а другой — с инвэо=ного выхода тригге? ра 16 (фиг. 2, м).

Комбинапяя упомянутых импульсов постугает на три трехвходовых элемента сов цадения И-HF, образующих дешифратор 9.

В результате на од..ом выходе делифратора

9 появится сигнал логического 0 (,фиг. 2, н), который через элемент ИЛИ 15 переводит в нулевое состояние с -..етчик, через блок. управления 4 переключае счетчик 5 на вычитание, а также перенос,ит ..» триггер

16 и состояние логическо:.. 1 .ro ицверсноMó выхОду (фиг, к „м), Вс .ед за имп ль:ом (фиг. 2, н), на другом выходе дешифратора

9 появится импульс логического О", который воздействует на кодируюшее устройство

14. В результате в счетчике 5, находяшемся в состоянии нуля, записывается код, определяемый внешним управляющим сигналом а импульс с третьего выхода дешифратора 9 (фиг. 2, р) переводитИЗ триггер

12 в состояние логического "О по основ..юму выходу (фиг. 2, и), тем самым заl6 крывая два элемента совпадения дешифратора 9. Сигнал с инверсного выхода%Я т,.-.иггера 12 (фиг. 2,, м), поступая íà блок управления 4 своим задним фронтом„оцре15 пуляет момент открытия элемента И-ИЛИ

3, ключа разрядной цепи конденсато„ж С интегратора 2. После этого счетные импульсы через элемент ИЛИ-И 8 поступают на вход счетчика 5. а упомянутый конденса° . у

2О тор разряжается по экспоненциальному закону (фиг. 2, в) до опорного уровня() .

Момент равенства напряжений определяется комгратором 3, выходной сигнал которого через блок упоавлеиия 4 закрывает элемент

И-ИЛИ 8 и поступление импульсов на вход счетчика 5 прекрашается. Конденсатор С еше некоторое времч разряжается, после чего с помощью дополнительного ключа, включенноГО параллельно, полностью разря» жается. Одновременно закрывается ключ 6.

В результате выходной код счетчика 5 равен разности установленного и полученного р результате измерений кода. Если установ,".енный код соответствует одному из любых значений измеряемого напряжения, то результат измерения выражает ослабление в дБ шобого значения измеряемого напряжения относительно предварительно выбранного.

Для обеспечения внутрекиего программирования устанавливаемый код может быть равен любому из значений выходного кода с типчика 5. Выходной код счетчика после процесса измерения сохраняется до поступления следуюшеГо импульса запуска (фиГ

3, а), и разрешаюший установку кода сигнал UyA» (фиг. 3, б) поступает на блок формирования сигнала запуска 19 и через него устанавливает 28 триггер 2О в состояние логической 1 (фиГ„З., в). Импульс запус-

-.;з. U„ п. (фиг. 3, а) запускает Рдновибратор

17, выходной сигнал которого (ôIIã. 3, г) пост иет на один вход элемента совпадения

18 (типа И-HE), а на другой его вход поступает выходной сигнал2 триггера 2О (фиг. у

3, в) . В резуль.-..ате совпадения на выходе элемента совпадения 1 8 образуется сиГнал (фиг 3, ".), разре1цаюший запоминание вых:::сногс сначения кода счггчика 5 с помошью конины..его устройства 1 .. Тот же сигнал 6О своим задним фронтом через формирователь

21 переводит выходной уровень триггера 2О (фиг. 3, в) в состояние логического "О, тем самым запрешая дальнейшее поступление импульсов одновибратора 17 на кодируюшее устройство 14. В процессе последующего цикла измерения новое значение кода предварительно записывается в счетчике 5 при поступлении импульса (фиг. 2, п) с дешифратора 9. Результат измерения выражает ослабление в дБ измеряемого значения сигнала относительно ранее выбрапногэ значения. Этот выбор производится запоминакием выходного кода счетчика 5, соответствуюшего определенному значению Ugq c помощью кодируюшего устройства 14

Формула изобретения

1. Логарифмический аналого-цифровой преобразователь, содержаший компаратор, через интегратор подключенный к выходу первсго ключа, управляюшии вход которого и управлжоший вход интегратора соединены с выходами блока управления, другой выход которого подключен к управляюшему входу второго ключа, через который источник опорного напряжения подключен к опорному входу компаратора, выход которого через блок управленич подк:почен к управляющему входу элемента И.-ИЛИ, другой вход последнего соединен с выходом Генератора счетчых импульсов, а выход подключен ко входу счетчика, выход которого соединен с одним из входов блока управления, о т л ич а ю ш и и с я тем, что,с целью повышения быстродействия и расширения функциональных возможностей,в нем счетчик выполнен реверсивным и введены элемент совпадения,гчвертор, элемент HilH, двай5 триггера, триггер со счетным входом, дешифратор и кодирующее устройство, один вход которого соединен с источником сигнала управляющего кода, второй — с первым выходом дешифратора, третий — с выходом реверсивного счетчика, а выход кодируюшего устройства подключен к одному из входов реверсивного счетчика, другой вход котороГо подключен к выходу блока управления, третий — через элемент ИЛИ к выходу блока упра-..пения и второму выходу дешифратора, входу блока управления и входу первого

ИЬ триггера, второй вход которого подключен к источнику импульсов запуска, инверсный выход — к одному из входов дешифратора, основной выход — к первому входу элемента совпадения, второй вход которого соединен с одним из выходов счетчика, третий вход

525243

- со входом триггера со счетным входом и через инвертор — с выходом генератора счетных импульсов и одним из входов дешиф-. ! ратора, два других входа которого подключе-. ны к выходам триггера со счетным .входом установочный вход последнего соединен с выходом элемента совпадения и первым входом второго% $ триггера„ второй вход которого подключен к третьему выходу дешиф ратора,: инверсный выход — к одному иэ р входов блока управления, а основной выход

- к одному из входов дешифратора.

2. Преобразователь по п. 1, о т л ич а ю ш и и с я тем, что, с целью обеспечения внутреннего программирования, в, 15

8 него введены блок формирования сигнала запуска, дополнительный%5 триггер, допол;нительный элемент совпадения, формирователь и одновибратор, через который источник

I импульсов запуска соединен со входом блока управления и с одним иэ входов дополнительного элемента совпадения, другой вход которого .подключен к выходу дополнительного

М триггера, один вход которого соединен через блок формирования сигналов запуска

,с выходом источника сигнала, разрешающего установку кода, а второй вход через формирователь подключен к выходу дополнительного элемента совпадения и входу кодирующего устройства.

Ф 525243

Составитель А, Кузнецов

Техред: А. Демьянова Koppearopl С. Шекмар

:Редактор Л, Корсун Заказ 5148!565 Тираж 1029 Поднисное

0НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4