Мультиплексный канал с динамическим распределением памяти
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,ii) 526877
Союз Советских
Социалистических
Республик; (61) Дополнительное к ывт. свид-ву (22) Заявлено 29.10.73 (21) 1967237/24 (51) Ч. Кл. - 6 06F 3/04 с присоединением заявки ¹
Государственный комитет
Совета Министров СССР ло делам изобретений и открытий (23) Приоритет
Опубликовано 30.08.76. Бюллетень X 32
Дата опубликования описания 15.09.76 (53) УДК 681.32(088.8) (72) Авторы изобретения
К. К. Буряченко, A. Д. Доля, Е. E. Редченкова и Т. А. Шепелева
7 т (71) Заявитель (54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ С ДИНАМИЧЕСКИМ
РАСПРЕДЕЛЕНИЕМ ПАМЯТИ
Изобретение относится к вычислительной технике и может использоваться в цифровых вычислительных машинах для ввода — вывода информации.
Известен мультиплексный кажная (11, содержащий оперативное запоминающее устройство, регистры,,счетчики, блок анализа запросов, элементы «И».
Известный канал имеет недостаточную надежность при отказе оперативного запоминающего устройства.
Наиболее близким техническим решением к предлагаемому является мультиплексный канал C2J, содержащий блок сопряжения с центральным процессором, блок сопряжения с центральной оперативной памятью, блок сопряжения с внешними устройствами, блок основной памяти, блок адресной памяти, регистр подканала, регистр управления, регистр информации, блок модификации, преобразователь кода адреса, регистр адреса свободной зоны основной памяти, блок определения адреса свободной зоны основной памяти и регистр адреса основной памяти, причем первый вход блока сопряжения с центральным процессором подключен к первому входу канала, а первый выход соединен с первым выходом канала, первый вход блока сопряжения с центральной оперативной памятью подключен к второму входу канала, а первые два выхода соединены соответственно с вторым и третьим выходами канала, первый вход и выход блока сопряжения с внешними устройствами соединены соответственно с третьим входом и четвертым выходом канала, первый выход блока адресной памяти соединен с вторым входом блока основной памяти, два входа регистра подканала подключены соответственно к второму выходу блока сопряжения с централь10 ным процессором и второму выходу блока сопряжения с внешними устройствами, а выход соединен с вторыми входами блоков сопряжения с центральным процессором и внешними устройствами и с третьим входом блока адрес15 ной памяти, первый и второй входы регистра управления соединены соответственно с третьим выходом блока сопряжения с центральной оперативной памятью и выходом блока основной памяти, три входа регистра информации
23 подключены соответственно к выходу блока основной памяти, второму выходу блока сопряжения с внешними устройствами и третьему выходу блока сопряжения с центральной оперативной памятью, первьш выход регистра
25 информации -îåäèíåí с вторы,м входом блока сопряжения с внешними устройствами, а второй выход соединен с третьим входом блока основной памяти, вторым входом блока сопряжения с центральной оперативной па30 мятью. вход блока модификации подключен к
526877 выходу регистра управления, а ьыход соединен с третьим входом блока сопряжения с центральной оперативной памятью и третьим входом блока основной памяти, выход преобразования кода адреса соединен с первым входом блока адресной памяти, первый выход регистра адреса свободной зоны основной памяти соединен с первым и третьим входами блока адресной памяти и входом преобразователя кода адреса, а второй выход подключен к второму входу блока основной памяти, выход блока определения адреса свободной зоны основной памяти соединен с входом регистра адреса свободной зоны основной памяти, а первые два входа подключены соответственно к первому и второму выходам блока адресной памяти, вход регистра адреса основной памяти подключен к второму выходу регистра адреса свободной зоны основной памяти, а выход соединен с вторым входом блока основной HBMHTH.
Однако такой капал имеет низкую надежность. При общем отказе основной или адресной памяти наступает полный отказ канала, а при отказе ячеек адресной памяти нарушается работа внешних устройств, связанных с этими ячейками.
Цель изобретения — повышение надежности мультиплексного канала.
Это достигается тем, что предлагаемый мультиплексный канал дополнительно содержит блок резервной памяти, первый вход которого соединен с вторым выходом регистра адреса свободной зоны основной памяти и с выходом преобразователя кода адреса, второй вход подключен к второму выходу блока адресной памяти, третий вход соединен с выходом регистра подканала, выход подключен к третьему входу блока определения адреса свободной золы основной памяти, к первому входу блока основной памяти и к четвертому входу блока адресной памяти, выход блока модификации и второй выход регистра информации соединены с вторым входом блока адресной памяти, первый выход блока адресной памяти подключен к третьему входу регистра управления и четвертому входу регистра информации.
На чертеже приведена схема предлагаемого канала с динамическим распределением памяти.
Канал содержит блок 1 сопряжения с центральным процессором, блок 2 сопряжения с центральной оперативной памятью, регистр 3 подканала, регистр 4 управления, регистр 5 информации, блок 6 модификации, блок 7 адресной памяти, преобразователь 8 кода адреса, регистр 9 адреса свободной зоны основной памяти, регистр 10 адреса основной памяти, блок 11 резервной памяти, блок 12 определения адреса свободной зоны основной памяти, блок 13 основной памяти, блок 14 сопряжения с внешними устройствами.
Канал работает следующим образом, 5
Б исходном состоянии адрес свободной (исправной) рабочей зоны блока 13 основной памяти мультиплексного канала хранится на регистре 9 адреса свободной зоны основной памяти. Адрес свободной (исправной) зоны определяется сразу после общего сброса канала с использованием блока 12 определения адреса свободной зоны основной памяти, преобразователя 8 кода адреса и таблицы занятости (неисправности) зон блока 13, размещснной в блоке 7 адресной памяти. При этом осугцсствляется проверка зон основной памяти на исправность.
При поступлении от процессора в канал инструкции «Начать ввод — вывод» блок 1 сопряжения с центральным процессором выдает признак инструкции и код номера внешнего устройства для фиксации на регистре 3 подканала. Через блок 2 сопряжения с центральной оперативной памятью производится прием в канал адресного слова канала и но псму — управляющего слова канала с фиксацией управляющей информации подканал» на регистре 4 управления.
Модификация адресов ячеек центральной оперативной памягп осуществляется блоком модификации 6. Обмен данными с впешнимп устройствами производится через регистр информации 5. После пересылки кода операции внешнему устройству и окончания обмена служебной информацией между каналом и внешним устройством подканалу предоставляется свободная (исправная) рабочая зона блока 13 для записи управляющей информации. Для этого с регистра 9 информация переписывается на регистр 10 адреса основной памяти и используется в качестве адреса зоны блока 13 для хранения управляющей информации данного подканала. Одновременно с записью управляющей информации в блок 13 производится фиксация адреса отведенной внешнему устройству зоны основной памяти в таблице адресов зон основной памяти и через преобразователь 8 кода адреса в позиционном виде — признака занятости в таблице занятости (неисправности) зон основной памяти.
После записи в этих таблицах какой-либо информации производится ее дублирующее считывание и определение исправности ячеек адресной памяти. При неисправности ячейка адресной памяти заменяется ячейкой из блока 11 резервной памяти. После фиксации информации в таблицах блока 7 адресной памяти включается блок 12 определения адреса свободной зоны основной памяти для подготовки адреса свободной (исправной) зоны основной памяти к моменту поступления очередной инструкции от центрального процессора.
При обнаружении неисправности ячейки ад. ресной памяти адрес внешнего устройства с регистра 3 записывается в свободную ячейку ассоциативного (аргументного) поля, а адрес свободной исправной зоны основной памяти с регистра 9 — в соответствующую этому ар526877
5 ! yмc11 Iy s! 1ейку инфоръ1яционн01 <1 (функционального) поля блока 11 резервной памяти.
11ри полном отказе блока 7 адресной памяти блок 1 I резервной памяти пспользустс» так жс, как II lip!I Отказе Отдельных ячсск ядресной памяти. Замещение ячеек производится в прсдслах возможностей резервной памяти.
При полном отказе блока 13 основной памяти вся передаваемая и управляющая информация размещается в блоке 7, а функции адресной памяти полностью перекладываются на блок 11 резервной памяти. Лдресная память разбивается на зоны с объемом, достаточным для хранения передаваемой и управляющей информации подканала. Лдресация зон адресной памяти осуществляется старшими разрядами адреса ячеек. Поиск свободной (исправной) зоны в адресной памяти происходит аналогично описанному выше для основной памяти с использованием блока 12 и регистра 9. Таблица занятости (неисправности) зон адресной памяти формируется в ячейках резервной памяти аналогично тому, как это делается при функционировании основной памяти. При поступлении в канал инструкции
«Начать ввод — вывод» подготовленный на регистре 9 адрес рабочей зоны переписывается на регистр 10, а информация с занятости зоны — в соответствующую ячейку таблицы занятости в резервной памяти. Номер адресуемого инструкцией внешнего устройства и адрес предоставленной ему рабочей зоны запоминается в свободной ячейке блока 11. После этого начинается поиск очередной свободной (исправной) зоны адресной памяти.
При появлении запроса внешнего устройства на обслуживание адрес внешнего устройства, полученный из интерфейса ввода — вывода через блок 14 сопряжения с внешними устройствами, фиксируется на регистре 3 подканала и служит для обращения в таблицу адресов зон основной памяти, размещенной в адресной памяти. Следует обращение к адресной памяти, и выбранное слово появляется на выходных шинах адресной памяти. Одновременно адрес внешнего устройства с выхода регистра 3 поступает на вход резервной памяти для поиска в ассоциативном поле. Если в процессе поиска этот адрес B ассоциативном поле блока 11 не обнаружен, то на адресный вход основной памяти коммутируется адрес рабочей зоны с выхода адресной памяти. Если адрес внешнего устройства обнаружен в резервной памяти, соответствующий ему адрес зоны основной памяти появляется на выходе информационного поля блока 11. В этом случае прочитанный адрес коммутируется на адресный вход основной памяти. Информация, относящаяся к данному внешнему устройству, читается из блока 13 на регистры 4 и 5.
Процесс Обслуживания запроса внешнего устройства при наличии сигнала неисправности основной памяти начинается с поиска адреса рабочей зоны в резервной памяти. В ка«есгвс;II loll,ll;Iтпвногo признака ис1юльзустся Э
6 адрес обслуживаемого внешнего устройсг13Я.
По сигналу неисправности основноп памяти прочитанный из резсрвной памяти адрес зоны ядрссноп пям51т11 ком мутпрустс11 11я 1:грсс11ы11
13хОд блока 7, а пнформац11я, 11рочпгя1111яя llë адресной памяти, фиксируется на pcl IIclp Ix 4 и 5. При записи информация подканаля в случае полного отказа основной памяти коммутируется на информационный вход блока
7 адресной памяти.
Таким образом, предлагаемый мульт;1плексный канал позволяет обеспечить сохранение работоспособности по обслуживанию внешних устройств при отказе одной плн нескольких ячеек зон основной памяти, прп отказе одной или нескольких ячеек адресной памяти, прп полном отказе основной памяти, прн полном отказе адресной памяти.
При отказе ячеек зон основной памяти неисправные зоны блокируются для использования. При отказе ячеек адресной памяти неисправная ячейка заменяется исправной ячейкой резервной памяти. В ассоциативной (аргументной) части резервной памяти запоминается адрес внешнего устройства (неисправной ячейки адресной памяти), а в информационной (функциональной) части — адрес отведенной этому внешнему устройству зоны основной памяти. Сокращение количества одновременно работающих внешних устройств проходит лишь в случае, если количество отказавших ячеек адресной памяти больше возможностей резервной памяти. Отказ меньшего количества ячеек адресной памяти никакого влияния на работоспособность канала не оказывает. Прп полном отказе основной памяти адресная память используется для хранения передаваемой и управляющей информации, а резервная память — для хранения адресов зон, размещенных в адресной памяти. Комплект одновременно работающих ш!ешних устройств минимальный, но может быть псрсмcíHûì по составу.
При полном отказе адресной па»31!» сс функции исполняет резервная память, Комплект одновременно работающих внешних устройств также минимальный, но может быть переменным по составу.
Форму1я изобрстения
Мультиплексны11 канач с динамическим распределением памяти, содержащий блок сопряжения с центральным процессором, блок сопряжения с центральной оперативной памятью, блок сопряжения с внешними устройствами, блок основной памяти, блок адресной памяти, регистр подканала, регистр управления, регистр информации, блок модификации, преобразователь кода адреса, регистр адреса свободной зоны основной памяти, блок Определения адреса свободной зоны основной памяти, регистр адреса основной памяти, причем первый 13êoä блока сопряжения с центральным процессором подключ,ll к 11српому входу
5»6877
40 канала, <1 первый выход соединен с !!ср!3!.1м
ВыхОдом еанала, пеp13hllf вход блоеа сolfp31?Кснпя с центрально!1 оперативной памятью поде il lo
15
<<
30 пой;3О11! I Ос!!Ов11ОЙ If 1! трсть11м !!ход
Осноьч!Ой памяти, выход блока опрсдслс1гия адреса свободной зоны основной памяти соединен с входом регистра адреса свободной зоны основной памяти, а первые два входа подключены соответственно к первому и второму выходам блока адресной памяти, вход регистра адреса основной памяти подключен к второму выходу регистра адреса свободной зоны основной памяти, а выход соединен с вторым входом блока основной памяти, отл и ч а ю щи и с я тем, что, с целью повышения надежности, ка!нал дополнительно содержит блок резервной памяти, первый вход которого соединен с вторым выходом регистра адреса свободной зоны основной памяти и с выходом преобразователя кода адреса, второй вход подключен к второму выходу блока адресной памяти, третий вход соединен с выходом регистра подканала, выход подключен к третьему входу блока определения адреса свободной зоны основной памяти, к первому входу блока основной памяти и к четвертому входу блока адресной памяти, выход блока модификации и второй выход регистра информации соединены с вторым входом блока адресной памяти, первый выход блока адресной памяти подключен к третьему входу регистра управления и к четвертому входу регистра информации. Источники информации, принятые во внимание при экспертизе: 1. E. А. Дроздов, Л. П. Пятибратов. Основы построения и функционирования вычислительных систем. М., «Энергия», 1973, стр. 152 — 162. 2. Лвт. св. СССР ¹ 337777, кл. G 06F 3/04 оТ 1,3.08.69 (прототип). 526877 Составитель В. Девятков Техред 3. Тараненко Корректор Л. Орлова Редактор Е. Караулова Типография, пр Сапунова, " Заказ 2070/13 Изд. ЛЪ !641 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская иаб., д 4 5
