Статический многофазный инвертор

 

5:.-. л- :

«„ с ОПИСАНИЕ

ИЗОБРЕТЕНИЯ 1» 532163

Свез Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву 517124 (22) Заявлено 20.05.74 (21) 2030819/07 (51) М. Кл.з Н 02М 7/537 с присоединением заявки №

Государственный комитет

Совета Министров СССР (23) Приоритет по делам изобретений лам изобретений опубликовано 15 1076. Бюллетень № 38 (53) УДК 621.314.58 (088.8) и открытий

Дата опубликования описания 05.11.76 (72) Авторы изобрете»ия

В. И. Кочергин, H. С. Баранов и С. К. Кирсанов (71) Заявитель (54) СТАТИЧЕСКИЙ МНОГОФАЗНЫЙ ИНВЕРТОР

Изобретение относится к области преобразовательной техники и может быть использовано в системах электропитания и электропривода для преобразования, постоянного на»ряжения в многофазное переменное напряжение синусоидальной формы.

По основному авт. св. № 517124 известна схема многофазного инвертора с жестким алгоритмом ШИМ силовых элементов, где сигналы переключения силовых элементов получаются в логическом устройстве из цифр счетчика и цифр последовательно соединенного со счетчиком многофазного распределителя импульсов. В этой схеме возможно любое оптимальное задание закона приближения переключения силовых элементов.

Этот инвертор содержит входной делитель частоты, распределитель импульсов, логический блок, промежугочный усилитель и многофазный усилитель мощности.

Цель изобретения — лучшее приближение формы выходного напряжения к синусоиде, когда в каждой полуволне выходного напряжения содержатся высокочастотные импульсы только однои полярности.

Это достигается тем, что в каждой фазе между выходом логического блока и первым входом промежуточного усилителя включена схема ИЛИ, второй вход которой соединен с шиной управления выходным напряжением инвертора, а второй вход промежуточного усилителя соединен с выходом распределителя импульсов.

На фиг. 1 приведена блок-схема предлагаемого статического многофазного инвертора.

Сигнал повышенной частоты f поступает на вход делителя частоты 1, выход которого управляет распределителем импульсов 2.

Цифровые выходы делителя частоты 1 и распределителя импульсов 2 соединены с входными шинами логического блока 3. В логическом блоке 3 в каждой фазе имеется выходной триггер, который соединен с первым входом схемы ИЛИ 4 этой фазы, а вторые входы схем ИЛИ всех фаз соединены с шиной управления выходным напряжением инвертора U>ð. Выход схемы ИЛИ фазы соединен с первым входом промежуточного усилителя этой фазы. Причем подача сигнала на первый вход промежуточного усилителя приводит к нулевому значению выходного напряжения инвертора в этой фазе. На вторые входы промежуточных усилителей 5 поступают сигналы прямоугольного многофазного напряжения с распределителя импульсов 2, обеспечивающие наличие на выходе инвертора многофазного прямоугольного напряжения. Промежуточные усилители 5 управляют переключением силовых элементов усилителя мощности 6.

532163

2()

Работу схемы статического многофазного инвертора рассмотрим на примере трехфазного варианта, когда делитель частоты 1 выполнен на двух декадах (цифры 0 — 99), а с распределителя импульсов снимаются цифры

0 — 5.

На фиг. 2 показана четверть синусоиды фазы А, когда осуществляется оптимальная синусоидальная модуляция выходного напряжения инвертора при числе разбиений четверти синусоиды на пять частей (Хь Х, Х, Х.„Х ).

На каждом из этих отрезков площадь ограничения синусоидальной кривой, и площадь прямоугольного импульса, расположенного по середине отрезка, равны, Этот вариант приведен в качестве примера, но,в схеме может быть осуществлен любой другой закон приближения к синусоиде при различном числе разбиений на участки и различном расположении прямоугольного импульса на участке.

Цифры, подаваемые на левое плечо триггера логического блока, приводят к снятию сигнала, поступающего на первый вход схемы

ИЛИ и, если с шины у правления выходным напряжением сигнала не поступает — к появлению выходного напряжения фазы инвертора с полярностью, определяемой распределителем импульсов. Эти цифры соответствуют переднему фронту прямоугольного импульса в полуволнах выходного напряжения. Цифры заднего фронта импульсов подаются на правое плечо триггера логического блока, когда на выходе схемы ИЛИ, независимо от наличия или отсутствия сигнала на ее втором входе, будет сигнал, что обеспечивает нулевое значение напряжения этой фазы, На фиг. 2 эти цифры представлены перед соответствующими импульсами на четверти периода выходного напряжения фазы А. Цифры, соответствующие переключению триггеров логического блока фаз В и С, находятся добавлением к цифрам фазы А соответственно чисел 400 и

200, а также исключением цифр кратных 600.

На фиг. 3 приведена принципиальная схема логического блока для подачи сигналов на левые плечи триггеров фаз А, В, С. Такая же схема служит для подачи сигналов на правые плечи триггеров. Отличие состоит только в подсоединении к цифровым выходам делителя частоты и распределителя импульсов.

Открытие транзистора Tl-Т6 от сигналов цифр распределителя импульсов создает последовательные цепи с параллельно соединенными транзисторами одной группы, открывающимися от цифр делителя 10, 27, 45, 66, 90, и другой группы, открывающимися от цифр

14, 45, 69, 90, для подачи отрицательного потенциала напряжения У„на левые плечи триггеров логического блока 3 (фиг. 1), Аналогичным образом осуществляется подача отрицательного потенциала напряжения на правые плечи этих триггеров.

Таким образом, при отсутствии сигнала на шине управления выходным напряжением инвертора форма выходного напряжения фаз будет соответствовать принятому закону приближения к синусоиде.

Высокочастотная модуляция сигнала по шине управления выходным напряжением позволяет осуществить его регулирование.

Формула изобретения

Статический многофазный инвертор по авт. св. № 517124, отличающийся тем, что, с целью лучшего приближения формы выходного напряжения к синусоиде, в каждой фазе между выходом логического блока и первым входом промежуточного усилителя включена схема ИЛИ, второй вход которой соединен с шиной управления выходным напряжением инвертора, а второй вход промежуточного усилителя соединен с выходом распределителя импульсов.

Царары denumenn .иетпатпь

Бб УО r4 5 Bg N

7 аФры юаслределителЯ <рае g

Составитель В. Моин

Корректоры: В. Петрова и О. Данишева

Текред 3. Тараненко

Редактор Н. Каменская

Типография, пр. Сапунова, 2

Заказ 2264/11 Изд М 1697 Тира>к 882 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий! 13035, Москва, 7К-35, Раушская наб., д. 4/5