Цифровой частотомер

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистицеских

Республик (11) 532827 (61) Дополнительное к авт. свид-ву (22) Заявлено 04.08.75 (Д1) 2162830/21 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.10 76 Бюллетень № 39 (45) Дата опубликования описания06.04.77 г (51) M. Кл.

С01Я 29/02

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК

621.317.761 (088.8) (72) Авторы изобретения

М. К. Чмых, В. Г. Патюков и Ю. В. Шеметов

Красноярский политехнический институт (71) Заявитель (54) ЦИФРОВОЙ ЧАСТОТОМЕР

Изобретение относится к радиоизмерительной технике и может быть использовано для измерения гармонических сигналов, частоты следования импульсов, отношения частот, периода гармонического сигнала с IIoBbIIIIt:HHoN точностью и быстро- 5 действием.

Известен цифровой частотомер, содержащий индикатор, двоичный счетчик, формирующий блок, выход которого подключен к входу ключа, и последовательно соединенные генератор образцовой 10 частоты, второй формирующий блок и второй ключ (1) . Однако это устройство обладает низкой точностью измерению и низким быстродействием.

Цель изобретения — повысить точность измерения и быстродействие устройства. 15

Это достигается тем, что цифровой частотомер снабжен блоком управления, дешифратором, реверсивным счетчиком и арифметическим блоком, состоящим из "т1 " последовательно соединенных разрядов, первые входы каждого из которых соеди- 20 иены с выходом ключа, вторые с выходом блока управления, второй выход которого подключен к вторым входам обоих ключей, третий — к входу реверсивного счетчика, а выходы разрядов через дешифратор соединены с входом индикатора, при- 25 чем выход второго ключа соединен с входом реверсивного счетчика, первый выход которого подключен к входу блока управления, остальные выходы— к третьим входам разрядов арифметического бло ка, выход " и "— го разряда которого через двоичный счетчик и дешифратор соединен с входом индикатора.

На чертеже показана структурная электрическая схема предлагаемого цифрового частотомера.

Частотомер содержит формирующие олоки 1 и

2, генератор 3 образцовой частоты, электронные ключи 4 и 5, реверсивный счетчик 6, арифметический блок, состоящий из двоичного сумматора 7, информационного триггера 8 и триггера 9 переноса в следующий разряд первого разряда, второго разряда 10, состоящего из двоичного сумматора 11, информационного триггера 12 и триггера перено са 13 в следующий разряд, "ф" -ный разряд 14, аналогичный прудыдущим, двоичный счетчик 15 дешифратор 16, индикатор 17 и блок управле— ния 18. Устройство работает следующим образом.

Входной сигнал, частоту которого необходимо измерить с высокой точностью, воздействует на формирующий блок 1, на выходе которого обра532827 зуется поток импульсов, соответствующих моментам перехода входным сигналом нулевого уровня с положительной производной. При открытом по команде с блока управления 18 ключе 4 эти импульсы воздействуют на информационные триггеры и триггеры переноса в следующий разряд арифметического блока, который управляется по входам двоичных сумматоров от реверсивного счетчика 6. Напряжение от генератора 3 через формирующий блок2иоткрытий по команде с блока управления 18 электронный ключ 5 воздействует на счетчик 6. При воздействии первого периода сигнала образцовой частоты состояние триггеров реверсивного счетчика слева направо — "1000...." Тем самым сформирован "единичный" эталонный ин тервал и подано разрешение на сумматор 7 первого разряда арифметического блока. В результате взаимодействия эталонного интервала, воздействующего на двоичный сумматор 7, и импульсов исследуемого сигнала, воздействующих на информационные триггеры и триггеры переноса, осуществляется заполнение эталонного интервала импульсами с неизвестной частотой следования. Таким образом в арифметическом блоке записывается результат заполнения "единичного" эталонного интервала импульсами с неизвестной частотой следования с

"весом" равным 1.

Во время действия второго периода сигнала образцовой частоты состояние триггеров реверсивного счетчика — "0100...." Разрешение на суммирование поступает на двоичный сумматор второго разряда 10 арифметического блока. В этом разряде с учетом состояния триггера 9 первого разряда осуществляется заполнение второго эталонного интервала импульсами неизвестной частоты, а в арифметическом блоке записывается результат измерения с "весом" равным 2. Во время действия третьего периода сигнала образцовой частоты состояние триггеров реверсивного счетчика 6—

331 1PPP ъъ

40

Разрешение для суммирования поступает от счетчика 6 на первый и второй разряды арифметического блока, в котором будет записан результат заполнения эталонных интервалов с "весом" равным 3.

Импульсы исследуемого сигнала являются тактирующими импульсами для работы арифметического блока. За время действия одного периода (одного такта) осуществляется операция сложения 50 в двоичных сумматорах, и результат суммы хранится в информационных триггерах. Если же в результате сложения возникла единица переноса в старший разряд, то она записывается в триггер переноса каждого разряда и учитывается при суммировании 55 в следующем такте, следовательно, после окончания необходимо переписать информацию из триггеров памяти в информационные триггеры результата измерения. Использование рассмотренной схемы арифметического блока увеличивает быстродействие измерителя частоты и приближает его к величине,-2Т„где l, -задержка одного логического элемента используемой элементной базы.

Аналогично описанному осуществляется работа измерителя частоты i-того периода, сигнала образцовой частоты, а затем с помощью блока управления 18 реверсивный счетчик (в зависимости от тре буемой точности измерения) переключается на вычитание, или устанавливается на некоторое время в режим работы арифметического блока с постоянным весом, а затем навычитание. Двоичный счетчик 15 используется для увеличения емкости арифметического блока.

После окончания измерения по команде с устройства управления осуществляется перепись состояний триггеров памяти в информационные триггеры и после дешифратора 16 результат измерения поступает на индикатор 17 или в цифропечатающее устройство для дальнейшей обработки. Для исключения смещенности оценки, появляющейся в результате весовой обработки, можно при индикации переместить запятую в сторону старших разрядов.

Формула изобретения

Цифровой частотомер, содержащий индикатор, двоичный счетчик, формирующий блок, выход которого подключен к входу ключа, и последовательно соединенные генератор образцовой частоты, второй формирующий блок и второй ключ, о т л и ч а .ю шийся тем, что, с целью повышения точности и быстродействия, он снабжен блоком управления, дешифратором, реверсивным счетчиком и арифметическим блоком, состоящим из "п" последовательно соединенных разрядов, первые входы каждого из которых соединены с выходом ключа, вторые — с выходом блока управления, второй выход которого подключен к вторым вхо» дам обоих ключей, третий — к входу реверсивного счетчика, а выходы разрядов через дешифратор соединены с входом индикатора, причем выход второго ключа соединен с входом реверсивного счетчика, первый выход которого подключен к входу блока управления, остальные выходы — к третьим входам разрядов арифметического блока, выход n,— го разряда которого через двоичный счетчик и дешифратор соединен с входом индика. тора.

Источники информации, принятые во внимание при экспертизе:

1. Аппаратура для частотных и временных измерений. Под ред. А. П. Горшкова, М, "Советское радио", 1971, с. 167 (прототип) .

532827

Составитель В. Степанов

Техред M. Ликович

Редактор О. Степина

Корректор Т. Чаброва

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 5436/209 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5