Переключатель

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (»>540377

Союз Советских

Социалистических

Республик (51) Дополнительное к авт. свид-ву— (22) Заявлено 02.01.74 (21) 1986617/21 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 25.12.76. Бюллетень . в 47 (45) Дата опубликования описания 12.04.77 (51) М.Кл.з Н 03 К 17 60

Государственный комнтет

Совета Министров СССР ло делам изобретений н открытий (53) УДК 621.382 (088.8) (72) Авторы изобретения

В. И. Золотаревский и В. П. Сидоренко (71) Заявитель (54) ПЕРЕКЛЮЧАТЕЛЬ

Изобретение относится к аналоговой и аналого-цифровой вычислительной технике и телеметрии и может быть использовано для комму. тации аналоговых сигналов в различных радиоэлектронных устройства <.

Известны электронные переключатели -.íàлоговых сигналов, содержащие ключевые

МОП-транзисторы и схему управления, выполненную на инверторе, вход которого подсоединен к средней точке двух последовательносоединенных МОП-резисторов, включенных между отрицательным полюсом источника напряжения питания и управляющим входом, а выход подключен к затвору управляющего

МОП-транзистора, исток которого подключен к управляющему входу переключателя.

Однако в таких переключателях согласование по вытекающему току биполярных лиодно-транзисторных или транзисторно-транзисторных логических (ДТЛ и ТТЛ) с:ем осуществляется повышением сопротивления нагрузочных компонентов в цепи управления, что приводит к уменьшению быстродействия.

Кроме того, выполнение выходного каскада схемы управления в виде инвертора, нагрузочный компонент которого выполнен на

МОП-транзисторе в режиме резистора, приводит к тому, что время заряда входной емкости ключевого МОП-транзистора велико.

При этом уровень напряжения на затворе ключевого транзистора меньше напряжения питания на величину порога отпирания нагрузочного транзистора, что повышает сопротивление открытого ключа и уменьшает его стабильность.

Целью изобретения является расширение функциональных возможностей схемы за счет повышения быстродействия и надежности ее работы.

Это достигается тем, что в схему управления введены дополнительный МОП-транзистор, исток которого подключен к управляющему входу переключателя, а сток — к источнику положительного напряжения, причем затвор этого транзистора подсоединен к выходу инвертора схемы управления, буферный усилитель, выполненный на инверторе с динамической положительной обратной связью по напряжению, выход которого подключен

20 к затвору ключевого МОП-транзистора, а вход — к стоку управляющего МОП-транзистора, резистор, который включен между отрицательным полюсом напряжения питан ter и выходом буферного усилителя.

25 Благодаря действию дополнительного

МОП-транзистора напряжение на управляющем входе переключателя при согласовании с ДТЛ и ТТЛ схемами будет повышаться, увеличивая тем самым надежность срабатывания переключателя и коэффициент объе540377 динения по входу. Включение буферного усилителя и резистора приводит, соответственно, к увеличению быстродействия и напряжения на затворе ключевого МОП-транзистора до напряжения источника питания.

Схема переключателя представлена на чертеже.

Переключатель содержит ключевой МОПтранзистор 1, затвор которого через резистор

2 соединен с отрицательным полюсом источни«а постоянного напряжения 8, буферный усилитель 4, выход которого подключен к затвору ключевого транзистора, а вход — к средней точке последовательно-соединенных на грузочного МОП-транзистора 5 и управляющего

МОП-транзистора б, управление которым осуществляется инвертором, выполненным на транзисторах 7 и 8, причем параллельно транзистору 8 включен транзистор 9, затвор которого соединен с отрицательным полюсом источника постоянного напряжения 8, а вход инвертора подключен к средней точке последовательно-соединенных МОП-резисторов 10 и

11. Дополнительный МОП-транзистор 12 включен между управляющим входом 18 и положительным полюсом источника напряжения 14, причем затвор его подсоединеп к выходу инвертора.

Аналоговый сигнал подается на входную клемму 15 и снимается с выходной клеммы

1б.

Переключатель работает следующим образом.

При низком уровне управляющего сигнала напряжение на выходе инвертора будет ниже порогового.

Управляющий МОП-транзистор б закрыт и буферный усилитель передает на затвор ключевого транзистора 1 запирающее напряжение, близкое к напряжению источника 14.

Если на выходе биполярной ТТЛ схемы, подсоединенной к управляющему входу переключателя, устанавливается высокий уровень сигнала, то в результате действия дополнительного транзистора 12, управление проводимостью которого осуществляется с помощью выходного напряжения инвертора, на управляющем входе установится напряжение

F. „„ð) U,„„где U высокий уровень

t:àïðÿæåHèÿ на выходе ТТЛ схемы до подсоединения к управляющему входу.

Формула изобретения

Переключатель, содержащий ключевой

МОП-транзистор и схему управления, выполненную на инверторе, вход которого под30 соединен к средней точке двух последовательно соединенных МОП-резисторов, включенных между отрицательным полюсом источника постоянного напряжения и управляющим входом, а выход подключен к затвору управ35 ляющего МОП-транзистора, исток которого подключен к управляющему входу переключателя, отличающийся тем, что, с целью расширения функциональных возможHîcòåé, повышения быстродействия и надеж40 ности, в него введены дополнительный МОПтранзистор, исток которого подключен к управляющему входу переключателя, а сток— к источнику положительного напряжения, причем затвор этого транзистора подсоединен к

45 выходу инвертора схемы управления, буферный усилитель, выполненный на инверторе с динамической положительной обратной связью по напряжению, выход которого подключен к затвору ключевого МОП-транзистора, а

50 вход — и стоку управляющего МОП-транзистора, резистор, который включен между о-.рицательным полюсом напряжения питания и выходом буферного усилителя.

В результате этого повышается падежность работы схемы при значительных изменениях выходного напряжения ДТЛ или ТТЛ схем, положительного напряжения источника питания и порогового напряжения.

Положительное напряжение Еу,,р через открытый управляющий транзистор б подается на буферный усилитель, работающий в ре. жиме инверсии напряжения.

Пер езаряд входной емкости ключевого транзистора будет происходить через открытый выходной транзистор буферного усилителя, уменьшая при этом время включения ключевого МОП-транзистора.

15 В статическом состоянии к затвору ключевого транзистора через резистор 2 будет приложено напряжение, близкое к напряжению источника 8, что приводит к значительному уменьшению сопротивления канала от20 крытого ключевого транзистора, уменьшая тем самым коэффициент нелинейных искажений в заданном диапазоне коммутнруемых сигналов.

54О377

Г

I !

Составитель С. Поликарпов

Техред Л. Гладковэ.

Р ".àêòo;i Н, Сторчеван

Копрсктор И. Симкнна

Тнп. Харьк. фнл. пр д. «Патеи-:>

3зиаз 23/297 Изд. № 435 Тиоанк 1354 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР но делам изобретений н открытий

Москва, @-35, Раушскан нао., д. 4 .э