Устройство для обработки информации

 

О П И С А Н И Е < в4аэ4з

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДИТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 17.02.75(21) 2107049/24 с присоединением заявки № (23) Приоритет (43) Опубликовано25.01.77„Бюллетень №3 (45) Дата опубликования описания 11.05.77 (51) N. Кл.о

G. 06 Р 1 5/00

Государственный комитет

Совета Министров СССР по делам иэооретений н открытий (53) УДК 681,325 (088.8) (72) Авторы изобретения

Ю. Н. Власов, В. Н. Пекпер и А. И, цветков

Челябинский политехнический институт имени Ленинского комсомола (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ

Изобретение предназначено дпя работы в системах автоматического контроля работоспособности различных электронных yew ройств и системах сбора информации.

Известно устройство для обработки информации, содержащее промежуточный бпок записи, соединенный своими выходами с циклическим распределителем импульсов, генератор импульсов (1). Недостатком известного устройства является низкая разрешающая способность во времени.

Наиболее близким по технической сущности к предпагаемому является коммутирующее устройство, формирующее и регистрирующее код датчика, пославшего сигнал о неисправности какого-пибо электронного устройства, содержащее триггеры, ключи, логические схемы ИЛИ формирователи f2).

Э

Недостатками такого устройства являют-. ся низкое быстродействие, обусловленное циклическим опросом датчиков; зависимость длительности цикла опроса и длительности входного сигнала от количества опрашивае мых датчиков (с увеличением количества опрашиваемых датчиков увеличивается как длИ-25

2 тепьность цикла опроса, так и необходимая длительность входного сигнала, при которой он еще не будет потерян); теряется информация о времени прихода сигналов внутри цикла опроса, что обусловлено жесткой программой опроса датчиков. цепь изобретения — повышение быстродействия и разрешающей способности устройства.

Поставленная цель достигается тем, что устройство содержит узел памяти, первый вход которого явпяется входом устройства, а выходы соединены с входами первого бпо ка элементов ИЛИ-НЕ, выход которого coei динен с первым входом блока элементов И, выход блока элементов И соединен с первы|ми входами первого и второго блоков триггеров, выход первого блока триггеров соедткнен с первыми входами эпемента ИЛИ-НЕ и второго блока эпементов ИЛИ-НЕ, вторые входы которых соединены с выходом перво го элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами регистрирующего блока и через элемент НЕ - с выходом формирователя импупь

543942 з сов, вход которого и вход блока элементов

И соединены с выходом второго элемента

ИЛИ, входы которого соединены с первыми выходами второго блока триггеров, .второй вход которого соединен с выходом элемента

ИЛИ-НЕ, а второй выход узла памяти соединен с формирователем имлульсов, выход которого соединен через блок элементов

ИЛИ с входом регистрирующего блока, выход второго блока элементов ИЛИ-HF соединен со вторыми входами первого блока триггеров и узла памяти, На чертеже приведена блок-схема предлагаемого устройства.

Устройство обработки информации содер- Js жит узел памяти 1, первый блок элементов

ИЛИ-HE 2, блок элементов И 3, первый блок триггеров 4, второй блок триггеров 5, второй блок элементов ИЛИ-НЕ 6, элемент

ИЛИ-HE 7> первый элемент ИЛИ 8 второй 29 элемент ИЛИ 9, формирователь импульсов

10, элемент HE 11, формирователи импупьсов 12, блок элементов ИЛИ 13, регистрирующий блок 14.

При отсутствии входных сигналов узел 2 памяти 1 находится в исходном состоянии и устройство опросов не производит. Сигнал, поступая на вход узла памяти 1, записывается в соответствующий данному кана=лу элемент памяти, в результате чего на ЗО первом выходе узна памяти появляется сиг-нал, который через первый бпок эпементов

ИЛИ-HE 2 и блок элементов И 3 поступает на входы первого 4 и второго 5 бпоков триггеров, досле чего соответствующие

35 триггеры этих блоков опрокидываются. При этом. сигнап, появившийся на первом вь1хо-= де второго блока триггеров 5, подаетсч через второй эпемент ИЛИ 9 на второй вход блока элементов И 3 и закрывает

его, отключая тем самым. первый и второй блони триггеров 4, 5 от узла памяти l.

Кроме того, этот же сигнал через эпемент ИЛИ 9 попадает на вход формироватепя 10, который формирует имлупьс, поступающий через элемент HE 11 и элемент

ИЛИ 8 на вход блока элементов ИЛИ-HE 5 и элемент ИЛИ-НЕ 7.

Выходные сигналы первого блока триггеров 4 подготавливают к открытию по одному входу соответствующий элемент бпока элементов ИЛИ-НЕ 6 и закрывают Остальные элементы этого бпока и элемент

ИЛИ-НЕ 7. Таким образом, сигнап, поданный на второй вход блока элементов ИЛИНЕ 6 от элемента ИЛИ 8, проходит только через подготовленную по всем входам, схему блока элементов ИЛИ-HE 6 и попадает на соответствующие элементы узла памяти 1, записавшие информацию. на сброс соответствующ -: G т}О1лi I е,т-. . :..» . . р

РОВ ., ВОЗВРашаи ИХ В ИСХОД: —.—:.О:-: С.,;:.. .то.»-IIBB.

При этом фот11..;;.р„--;,;-э;, —,Од;,;, ченные ко ьторож вьо; ду:, =;:;а и. ..1,:.=" . форМИруЮт ПО О тт,Е» т т»;>":тJ.„,, J;ттс«т»,,с гтуттьсы Обра»ую«," .те ":с ., кс >О:, I J! те;,»=; т

Опок эпементов, ".. ::.11 1; по::Iãè -,: -, x истр ирующий блок 1 4. ПОО.—.О;- ег -„-. "1а кода Одн 1й р -,"JJ эп -„те".-;,-,—, памяти 1 оегистриг,;тощ11. -, -;:,- -.-,; разрещаютций ттмттк1!,—.=. ко .-.:-,;";. и че-,:: мент ИЛИ псе 1-утт «т;,;; ка эпементов 1 }ЛИ,1-1Е 6;; „-.,—,-.,=-, ртт-, 1,; }1.;,}.):7.

@Or О ОПОКа -" JÃI:= =О„

1 ОМ СОСто1П11:И, -.1т . сигнапОВ топЬко В, П::- гр... —. - э; "„„-- -:;; памяти J çJIÁ па1.1ят1 . ", JG . под. . 1» Отт

ПО всем вхОдам з-IG.,JJ „" .}-,1РЕЗ СЕГО ИМт-,. Д ". то .-,=-: -- т. бпока триггеров 5..:;О,-:.вр:-:. ". ;, . — .-д..

J ное ссстояние. i. р. это.л ф.-,.;:,т:.О - .-1 2

1 т}тормируют IIG соот:.;- тству;-:.:;,,, ттупьсы, Обиазуюш:;G бток т О " т . »тС ТРИР»/1О н т1.", *

С ПЕРВОГО ВЬ1ХО i,„.— .- .—;;--,;,:, .

О а крыь „зт, }»1 }т,, с

i

В то:;:: »-,";J гр С, -1:, 1 . ° — "1г. ;От!»Ойств

О, тов памя=. т пы. а зато1; ".:-к;. мяти у ттттЮ. НЕ Оттсаг- .. а...у.;С; г =;;тов ИЛ} - -1Е 6;-:-к-, "»:. .г" ::"-.::,. =;.- .-.: .;II .GQ ii зQJÇО,;.1Qг тот т .: y,;a.

Ф G р М V JI a IJ 3 C,.т ... г

Устро1- :.ство д-;, Обр-,=. :.:-;-:„-"СОДЕРжаЩЕЕ тРИГ-., ООЬт.,ЭПЕ-:.;-. - тЬ. i! "-; —.ЕМ"-"»-. ты ИЛИ, формирователи 11;:»::1." пь»в, О т " и и ч а и щ е е с я те.;.»::. что. = цепью

ПОВЫШЕНИЯ бЫСтрадЕ»С:.В1т;.,: GàâðÅòàJGIJ: Iспособности,. оно сопеож1;- -,—: .-; па.,,""-,тт„

ПЕРВЫЙ ВХОп КотОРОГО тВГЯЕто.= В:> ОДО: vG- = ройства, а выход.т соедиттечьт = входа;ли — 1

1 (J

l <

1!

1!

I ! !

1

Состав тель,:1, Хазова

Редактор Г, К. -.селева

Техред М. Левнцк=-я Корректор И. Гоксич

Закг; 872/64 тип 8 8 Подписное

ЦНИИПИ Го -/дарственного комитета Совета Министров СССР по делам изобр< ений и открытий " 3035. Москва, 1 .-35„Рк,,- скан на ., д, 4/5

@ялкап ППП " Патент", г, У.кгсрод, ул, Проектная, 4 которого соединен с перви-;к:,. вхсдо, слона со дине ": ". > -! вы,м -" в) одI а",:м,,. I пе „:=o.-a и вторр о бпоко- то1 — гз iовв„ = !хо; —;аз ого Cлот а тдиггеров соедHT е;; с и I3,-.-.-.Г.,п; = -,ахи эле.-с выхо ", и -"Зв го эпе, и Га 1". "!.. пеевы : и второй вход: . торсго сое .;. и: :; со б.-ока тр, :-гэр-.в, второй вход которого ссед-:. .;.ен с вь .ходом элемента ИЛИ-НЕ, а Tîðî!I выход узла памяти соединен с формирователем импульсов. выход которого соединен через блок элементов ИЛИ с входом ppI..."Tp-1руюпего блока, выход второго блока элементов ИЛИ-HE соединен со вторы:,- .и вхсдамн первого блока триггеров - зла па "юти* ;"=-очник информадии, принятые во вни:,;а :iëå -рп экспертизе: г

caпд. СССР М 370628, М. Кл

0 - С - 3/00. 1971. -,::т, свпд. СССР . м 434595, М. Кл .

; /18, 1.972 (прототип) .

1 I! ! 1 (1

7.

3 (j! 1

1 (1