Устройство для передачи и приема информации

 

»

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЙЛЬСТВУ

Союз Советских

Социалистических

Республик (1I) 54 3974 (61) Дополнительное к авт. свнд-ву (22) Заявлено 03.11.75 (21) 2186644/24 (51) И. К, Я 08 С 19/00 с присоелинением заявки № (23) Приоритет (43) Опубликовано 25.01.77»Бюллетень № 3

Государственный квинтет

Совета Инннстров СССР оо делам изооретеннй н открытнй

{53) УДК 621 398 (088. 8) (45) Дата опубликования описания 17.03.78 (72) Авторы изобретения

О.Г. Каратаев, А.А. Кононов и В.И. Талагаев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ

Известны устройства дпя приема и передачи информации, содержащие коммутаторы

;и регистры, соединенные с блоком управле н !11.

Известны также устройства для передачи и приема информации, содержащие на пе редающей стороне датчик, выход которого через последовательно соединенные преобразователь в двоичный код и кодер подключен Ip к первому входу первого коммутатора, выходы которого соединены со входом соответствующего регистра, частотный преобра-. зователь, выход которого подключен к передатчику, на приемной стороне приемник, вы- т5 ход которого подключен ко входу различителя символов кода, выход первого коммутатора соединен со входом соответствующего регистра,и декодер, подключенный к блоку регистрации (2g, Использование в указаннфм20 устройстве информационной обратной связи отрицательно сказывается на быстродействии устройства.

Целью изобретения является повышение быстродействия устройства, 25

Это достигается тем, что в устройство на передающей стороне введены блок управления, дешифраторы и второй коммутатор, первый выход которого подключен ко входу частотного преобразователя, второй выход второго коммутатора подключен к управляющему входу первого и второго дешифраторов и через блок управления соединен со вторым входом первого коммутатора, информационные выходы первого и второго регистгров подключены к информационным входам соответственно первого и второго дешифраторов, на приемной стороне введенът второй коммутатор, блок управления и блок дешифратор, первый вход которого соединен с вькходом раэличителя символов кода, выход блока дешифраторов подключен к первому входу первого коммутатора, второй вход которого и второй вход блока дешифраторов соединены с первым выходом блока управления, второй выход которого подключен к управпевощему входу второго коммутатора, информационные входы которого соединены с нн-. формационмами выходами регистра, выход второго коммутатора подключен «о входу декрпер8»

На фиг. 1 представлена передающая сто+ ,рона устройства для передачи и приема ин-, формация; не фиг. 2 - приемная сторона устройства.

Схемы содержат датчик 1, резличитель 5 символов кода 2, кодер 3, коммутатор 4, регистры 5 и 6, блок управления 7, дешифреторы 8 и 9, коммутатор 10, частотный ,преобрезоввтель 11, передатчик 12, приемник 13, резличитель символов кода 14, блок 1О дешифрвторов 15, коммутатор 16, регистры 17, 18, блок упрввления 19, коммутв+ тор 20, декодер 21, блок регистрвции 22, Устройство реботеэт следующим обрезом.

Нв.передвкицей стороне группа из П 15 кодовых слов подвергается предверительной обрвбот-.се (фиг. 1 и 2) n " дискретных символов Л, В, С с выходе датчика 1 через преобреэоветель в двоичный код - и кодер 3, добавляющий корректирующие дво рр ичиые элементы, через коммутатор 4 эвпи сывеются в регистры, кеждый иэ которых содержит по,и регистров. Во время эеписи "n символов в один регистр с другого регистре производится считывание, 5 тек что информеция, поступающая нв первый коммутатор 4 непрерывно поступает не пе редетчик. Первые двоичные символы всех регистров поступвют через дешифреторы 8 и 9 и коммутатор 10 не частотный преоб- 30 резоветель 11, твк что каждому сочетаний этих двоичных символов соответствует своя чвстоте, вырабатываемая частотным преоб+ резоввтелем.

Анелогично происходит процесс группи- 35 роввния вторых, третьих и последующих двоичных символов. Если общее количество двоичных символов для передачи одной бук вы алфавита " и ", то справедлива следуюацея формуле 40

2 =И, где Й вЂ” количество частот, которые должен вырабатывать синтезатор честот.

Нв приемной стороне сигналы через Йчастотный приемник 13 поступеют не рвзли- 45 йитель символов кода 14„который выребе.тыввет по принятой смеси сигнала с шумом решение о нвличии сигналов в том или ином яз N каналов. Сигнал с выхода рвзличитц пя символов поступает не блок дешифрето- 50 ров 15, твк что каждой честоте нв выходе .блоке дешифрвторов соответствует своя комбинвция элементврных двоичных символов, которые зеписыввются и регистр 17, СпедуМощвя частота таким же образом эеписывве 55 ся в виде двоичной последовательности в следующие разряды регистра 17. Таким образом, звполняются все регистры. После этого цо коменде с блока управления 19 .нерез второй коммутатор 20 осуществляет- 60 ся подрвзрядное считывание с регистров. ,ссетектор 21 принимает решение по каждому символу группы. Блок управления 20 управляет также первым коммутвтором для обе печения непрерывной записи информвции и регистры 17 и 18, Использование новых элементов « блока дешифреторов, блока управления и второго ,коммутатора выгодно отличает предлегве мое устройство для передачи и приема информации от известного, тек кек повышвепся достоверность передечи, В рвссметривеемом примере вероятность ошибки снижеес ся приблизительно в 8 реэ. Это позволяет в свою очередь, отказаться от информационной обратной связи и тем самым повысить скорость передачи цифровой информеции.

Экономический эффект от использоввния предлагаемого устройства будет определяться ценностью и срочностью передаваемой .информации, Формула изобретения, Устройст во для передачи и приема инфор. мвции, содержащее не передающей стороне датчик, выход которого через последовательно соединенные преобразователь в двоичный ко код н кодер подключен к первому входу первого коммутатора, выходы которого соединены со входом соотве тс твующего регистре, частотный преобразователь, выход которого подключен к передатчику, на приемной стороне приемник, выход которого подключен ко входу рвэличителя символов кода, выход первого коммутеторв со» единен со входом соответствующего регист ре, декодер, подключенный к блоку регист-: рации, о т л и ч в ю щ е е с я тем, что, с целью повышения быстродействия устрой- стве, в него нв передающей стороне введены блок управления, дешифреторы и второй ,коммутатор, первый выход которого подклк1,чен ко входу честотного преобрвзоветеля,,второй выход второго коммутаторе подключен к управляющему входу первого и второг го дешифреторов и через блок упрввления соединен со вторым входом первого комму твторв, информеционные выходы первого и второго регистров подключены к информвци онным входам соответетвенно первого и второго дешифреторов, не приемной стороне введены второй коммутатор, блок упрввленфя и блок дешифреторов, первый вход которогс соединен с выходом рвэличителя символов коде, выход блока дешифрвторов подключен к первому входу первого коммутатора, втсп рой вход которого и второй вход блока де-, шифраторов соединены с первым выходом

6локв упрввления, второй выход которого

543974 фиг 1

Составитеаь H. Лысенко

Редактор Е. Скпяревская Техред М. Левицкая Корректор С. Шекмар

Заказ 757/65 Тираж 778 Подписное

ЦНИИПИ Государственного комитета Совета Министров, СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент,.г. Ужгород, ул. фоектная, 4

)тодключен к управляющему входу второго коммутатора, информационные входы которого соединены с информационныьн выходами регистров, выход второго коммутатора подключен ко входу декодера.

Источники информации, принятые во вни мание при экспертизе:

1. Дрэалов L.А. и др. Электронные цифровые вычислительные машины", М. 1068, стр. 5!10 503.

2. Авторское свппетельство СССР

Ф 428438, M. Кл. (q 08 С 10/28, 11.01.1973 (прототип).