Устройство задержки импульсов

 

иатен т но- :; ь ы чесиРья о и идее-"ии и-с

Союз Советских

Социалистических

Республик (») 544119

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 30.01.76 (21) 2321187/21 с присоединением заявки М (23) Приоритет— (43) Опубликовано25.01.77.Бюллетень Nе 3 (45) Дата опубликования описания 07.05.77 (51) М :л -

Н 03 К 5/153

Гасударственный комитет

Совета Министров СССР оо делан изобретений и открытий (53) УДК 621.374 (088,8) (72) Авторы изобретения

Н. И. Смирнов и Н. Н. Заличев

Московский эрдена Трудэвэгэ Красного Знамени злектрэтехнический институт связи (71) Заявитель (54) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ

Изобретение относится к радиэтехнике и может бь1ть использовано для задержки импульсовв, Известно устройство задержки импульсов, содержашее набор аналоговых элементов задержки, у которых величина задержки каждого последуюшего элемента вдвое меньше, чем у предь.душегэ (11

Недэстаткэм зтогэ устройства является 1р необходимость использования большого числа элементов задержки.

Наиболее близким пэ техническому решению к предлагаемому является устройство задержки импульсов, содержашее реверсив- 15 ный счетчик, выходы которого подключены к входам дешифраторэв, пэследовательнэ сэединеннь.е блоки грубэй и точной задержки, причем каждый блок задержки содержит N последовательно с оединенных элементов за-2С держки, входы которых подключены к входам N последовательно соединенных злем тов сравнения (27 .

Однако это устройство недостаточно надежно. 25

Цель изэбретенпя — повышение надежнэсти устройства.

Для этогэ в устройстве задержки импуль=оа, сэдержашем реверсивный счетчик, выходы которого подключены к входам дешифpBTopDB, последовательно соединенные блоки грубой и точной задержки, причем каждый блок задержки содержит N последовательно соединенных элементов задержки, входы которых пэдключены к входам Й последовательяэ соединенных элементов сравнения, выходы дешифраторэв подключены ко вторым входам элементов сравнения блоков грубой и точной задержки.

На чертеже приведена структурная элекгрическая схема устройства.

Устройство задержки импульсов содержит реверсивный счетчик 1, выходы кэторэгэ подключены к входам дешифраторэв 2 и 3, причем к дешифратору- 2 подключены младшие разряды счетчика 1, а к дешифратору

3 — старшие блоки 4, 5 грубой и точной задержки соответственно, соединенные пэследэвательно, причем блэк 4 содержит последовательно соединенные элементы задержки

544119

Составитель Р, Матвеева редактор Т. Иванова Техред М, Ликэвич Корректор В. Салка

Заказ 960/7 1 Тираж 1065 Подписное

LIHMMIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгопод, ул. Прэектная, 4

6 -6 задержки, входы которых подключены к входам элементов 71-7 сравнечия соответственно, блок 5 содержит последовательно соединенные элементы 81-8 задержки, входы которых подключены к входам последовательно соединенных элементов 9„—

-9ц сравнения соответственно выходы дешифратора 2 соединены со вторыми входами элементов 9, -9, а выходы дешифратэра

3 соединены со вторыми вхэдами элемен- 10 тэв 71 -7, входы 10, 11 и 12 соответственно, задерживаемых импульсов, реверса и записи числа, соответствующего требуемэй задержке, выход 13.

Устройство задержки импульсов работа- 15 ет следуюшим образом.

На вход 10 пэдаетсч сигнал. Необходимое время задержки представляется двоичным числом и записывается в реверсивный счетчик 1. Далее это число преобразуется де- Ф шифраторами 2 и 3 в два десятичных числа, которые соответствуют двоичным числам старших и младших разрядов реверсивнэгэ счетчика 1. На сэответствуюшей шине цешифраторов 2 или 3 появляется потенциал. Элементы сравнения, соответствуюшие этой шине, открываются, задерживая последовательность импульеов, поступающих через них на выход 13 устройства.

Формула из обретения

Устройство задержки импульсов, содержашее реверсивный счетчик, выходы которого подключены к входам дешифраторов, последовательнэ соединенные блоки грубой и точной задержки, причем каждый блок задержки содержит N последовательно соединенных элементов задержки, входы которых подключены к входам N последовательно соединенных элементов сравнения, о т л ич а ю ш е е с я тем, что, с целью повышения надежности устройства, в нем выходы дешифраторов подключены ко вторым входам элементов сравнения блоков грубой и точной задержки.

Источники информации, принятые вэ внима ние при экс пе ртизе:

1. Патент Великобритании Л" 1105432, кл Н 3А, 01.07.67.

2, Важенина 3. П. и др. Методы и схемы временной задержки импульсных сигналэв

М., Сов.радио, 1971г. стр. 185, рис. 3-26 (прототип).