Устройство для формирования знака результата поразрядного сложения

 

О П И С А Н И Е 00544963

ИЗОБРЕТЕНИЯ

Сова Советских

Социалистических

Респебчик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное и авт. спид-ву (22) Заявлено 03.06.74 (21) 2029012 24 (51) М Кл G OGF 7/385 с присоединением заявки ¹

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 30.01.77. Бюллетень М 4

Дата опубликования описания 15.02.77 (53) УДК 681.325(088.8) (72) Авторы изобретения

Е. Я. Зайдель, С. С. Фишер и Н. П. Чувилина (71) Заявитель

Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЗНАКА

РЕЗУЛЬТАТА ПОРАЗРЯДНОГО СЛО)КЕН ИЯ

Изобретение относится к области вычислительной техники и может быть использовано в клавишных ЭВМ.

Известно устройство (1) для формирования знака результата, содержащее первый и второй триггеры знака, дешифратор, вентили передачи кодов, шины передачи знака.

Недостаток известного устройства состоит в том, что для его реализации необходимы значительные затраты оборудования.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство (2) для формирования знака результата поразрядного сложения, содержащее одноразрядный сумматор-вычитатель, блок управления, блок синхронизации, первый и второй регистры сдвига, первый и зторой элементы И, элемент ИЛИ, причем первый и второй входы первого элемента И и первый управляющий вход одноразрядного сумматора-вычитателя соединены соответственно с выходом блока синхронизации, с первым и вторым выходами блока управления.

Указанное устройство имеет такой недостаток, как повышенные затраты оборудования, так как в нем использованы два дополнительных элемента «Запрет».

Цель изобретения — сокращение оборудования.

Это достигается тем, что выход первого элемента И и первого регистра сдвига через элемент ИЛИ соединен с первым входом второго элемента И, второй вход и выход второго элемента И вЂ” соответственно с третьим выхо5 дом блока управления и с пергым кодовым входом одноразрядного сумматора-вычпт3Tcля, вторые кодовый и управляющий входы которого связаны соответственно с выходом второго регистра сдвига и с первым выходом

10 блока управления.

Блок-схема устройства приведена на чертеже.

Устройство для формирования знака результата поразрядного сложения содержит

15 регистры сдвига 1, 2, элемент ИЛ11 3, одноразрядный сумматор-вычитатель 4, блок управления 5, элементы И 6, 7, блок синхронизации 8. На чертеже обозначены 9, 10, 11, 12 — соответственно первый, второй кодовые

20 и первый, второй управляющие входы сумматора-вычитателя, 13 — выход блока управления.

Работает устройство следующим образом.

В регистре 2 устройства «ранптся умень25 шаемое А, в регистре 1 — вычитаемое В, причем знак «+» задается нулем в знаковом разряде, а знак « — » — единицей.

В зависимости от вида выполняемой опера ции и от знаков операндов блок управления 5

30 формирует сигнал, равный «О» или «1», кото544963 рый поступает на управляющий вход 12 cyiiматора-вычитатсля 4 и переводит его в режим соответственно сложения пли вычитания, причем в рс)киме сложения знак результата

1 )ICI11 1112CXIOI O Л, ITO !ill, Ilio пз приведенных «ыра)кснпй (! ); (+ А) 1- (В) =-= 1- (A+- В) (— А)+ (— В) = — (А+В) (+А) — (— В) = + (А + В) (— А) — (+В) =- — (А+ В) В этом случае блок управления 5 формирует сигнал, который с выхода 13 поступает на вход элемента И 7 и запрещает передачу знакового разряда вычитаемого В на вход 9 сумматора-вы IIIT2Tc;IH 4. Уменьшаемого Л из регистра 2 попадает на вход 10 сумматора-вычитателя 4 послсдователыю со знаковым разрядом. При сложении знаковых разрядов уменьшасмого и вычитаемого в знаковом разряде суммы получается знак, соответствующий знаку уменьшаемого Л.

При сло)кенни чисел с разными знаками или вычитании с одинаковымп блок управления 5 по входу 11 переводит сумматор-вычитатель 4 в режим вычитания, причем знак результата определяется как знаками операндов, так и модулями уменьшаемого и вычитаемого, что видно из приведенных выражений (2): (-А) +- (+В) = — (А — В) (+А) + (— В) = + (А — В) (— А) — (— В) = — (А — В) (+-А) - (+B) 1- (А — В

) (2) Разность А — В поло>кительна, сели (Л () (В (, или отрицательна, если (Л ) () В (.

При неравенстве (Л j ) ) В сигналом по выходу 13 блока управления 5 запрещается передача знакового разряда вычптаемого из регистра 1 через элемент И 7 íà Bxo;I, 9 сумматора-вычптателя 4. Уменьшасмос Л из регистра 2 поступает на вход 10 сумматора-вычитателя последовательно со знаковым разрядом. При вычиташш нуля из знакового разряда уменьшаемого на выходе сумматора-вычитателя формируется знак результата, равный знаку меньпзасмого в регистре 2. При неравенстве Л () B сигнал из блока управления поступает на вход 12 сумматора-вы IIIтателя, переводя его в режим вычитания

 †;1, и на вход элемента И 6. В момент времени, соответствующий знаковому разряду, блок синхронизац:!и 8 вырабатывает сигнал, рашзый «1», который через элементы И 6, 7

II элемент ИЛИ 3 поступает на вход 9 сумма 10p;I-вычит lтеля в знаковом разряде вычитасмого B. Таким образом, в сумматоре-вычитателе выполняется операция: —  — А, а знак резу;Iьтьlта Оказываетс11 поло)кительным, селli знак уменьшаемого Л отрицателен, или отрицательным, если знак уменьшаемого Л положительный.

Таким образом, изобретение позволяет формировать знак результата суммирования при

1 ) меньших затратах оборудования, чем известное устройство, за счет исключения двух элементов «Запрет» и введения новых связей.

Формула изобретения

Устройство для формирования знака результата поразрядного сложения, содержащее одноразрядный сумматор-вычитатель, блок

2 управления, блок синхронизации, первый и второй регистры сдвига, первый и второй элементы 11, элемент И 1И, причем первый и второй входы первого элемента И и первый

У IIP 2 13.1Я)о щий 3xo;), ОдиоР азРЯдного сх 11 lt 2ToЗО ра-вычитатсля соедзшены соотвстспзенно с выходом блока синхронизации, с первым и вторым выходами блока управления, о т л и ч а ю-! це ес я тем, То. с целью сокрашения оборудования, выход первого элсмс!гга И и первого

3) регистра сдззига через элемент И. 1И соединен

c»epI)I,1м входом второго элемента И, второй вход и выход которого соединены соответственно с третьим выходом блока управления и с первым ко;1овым входом одноразрядного н) лмматора-вып;гатсля, вторые кодовый и уп1);III. isiIoIir IIiI входы котopoi о соединены соот«ciciiicitiio с выходом второго регистра сдвига и с первым выходом блока управления.

45 Ис 1 otllllil

1. Соловьев Г. Н. Лрифметическое устройсти) вычllccièTсльной машины. «Âi i÷èñëèòåëüная техника», Сборник статей. Госатомиздат,,iu М., 1960, с. 18, piic. 4.

2, )лскзропная клавпшпая вычислительная машина. «Искра-111Т». Техническое описание.

1Цб 3.021.001.70, стр. 28 (прототип).

544963

Составитель Ф. Шагнахметов

Редактор В. Зенкевич Техред А. Камышннкова Корректор Т. Добровольская

Заказ 129j12 Изд. М 136 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2