Устройство для преобразования двоичного кода в двоично- десятичный

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 547763 (61) Дополнительное к авт. свид-ву— (22) Заявлено 13.09.74 (21) 2067207/24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 25.02.77Бюллетень Л 7 (45) Дата опубликования описания 25.04,77 (51) И. Кл, 506 Г 5/02

Гасударственный комитет

Совета Министров СССР па делам изааретений и открытий (5З) УД1 681.325 (088.8) (72) Авторы изобретения

Л. С, Берштейн, В. Ф. Гузик, С. Ф. Костина и В. В. Лисуненко

Таганрогский радиотехнический институт им. В. Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО

КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ

Изобретение относится к области вычислительной техники и может быть использовано в автоматизированных системах управления, информационных системах.

Известен быстродействующий преобразователь двоичного кода в двоично-десятичный, содержащий местное устройство управления, в состав которого входят распределитель и схема выработки управляющих потенциалов, и кольцо преобразований, состоящее из сдвигового регистра, сумматора и управляющих логических элементов 111.

Недостаток его заключается в том, что он преобразует только числа с запятой, фиксированной перед старшим разрядом.

Известен также преобразователь двоичных кодов в двоично-десятичные, содержащий схему местного управления, две линии задержки, вычитатель, запоминающее устройство, переключатель эквивалентов, оператор вычитания, счетчик, логические элементы И, НЕ (2) .

Для преобразований используется метод двоичных эквивалентов. Недостатком преобразователя является громоздкость схемы, наличие операции вычитания и, как следствие, большое время преобразования.

Наиболее близким техническим решением к изобретению является устройство для преобразования двоичного кода в двоично-десятичный, содержащее регистр произведения, вход которого соединен с выходом первого элемента ИЛИ, а выход подключен к первому входу первого элемента И и элементу задержки, выход которого соединен с первым входом последовательного сумматора, второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом первого элемента И выход последовательного сумматора соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены с выходами распределителя импульсов, выход второго элемента И соединен с первым входом первого элемента ИЛИ, а выход третьего элемента И соединен с первой вь ходной шиной 13). Недостатком этого устройства является то, что устройство преобразует только числа с фиксированной запя547763 той и не может преобразовывать числа с плавающей запятой.

Целью изобретения является расширение класса решаемых задач, заключающееся в возможности преобразования двоичного кода, представленного в форме с плавающей запятой, в двоично-десятичный.

Это достигается тем, что устройство дополнительно содержит блок местного управления, блок порядков и корректирующих

«оэффициентов, регистр множимого, регистр множителя, четвертый и пятый элементы И, причем первый выход блока местного управления соединен с первыми входами чет50 вертого и пятого элементов Vi, выходы которых подключены к вторым входам первого и второго элементов ИЛИ соответственно, второй вход четвертого элемента И соединен с выходом последовательного сумматора, второй вход пятого элемента Vi соединен с выхо- 6 дом регистра множимого, а третий — с выходом регистра множителя, вход которого соединен с первым выходом блока порядков и корректирующих коэффициентов, второй выход и вход которого подключены соответствен- 5 но к второй выходной шине и первой входной шине, вторая входная шина соединена с входом регистра множимого, второй выход блока местного управления соединен с входом распределителя импульсов, вторым вхсдом первого элемента И и третьим входом второго элемента И.

Математическое обоснование работы уст ройства следующее.

Любое число в нормальной форме записывается следующим образом:

Уг= У„2 — в двоичной системе счисления, Р

Y = b, IO — в десятичной системе счисления, 40 где У, N — соответственно значения мантиссы и порядка числа у в двоичной системе

2 счисления; у,о, — соответственно значения мантиссы и порядка числа Y в десятичной системе

ID счисления.

Так как Y Y,о, то у,о l0 =M 1 откуда получаем выражение, которое положено в основу работы устройства:

2 0 г (О г г у, у — - у K-y где К= р- - корректирующий коэффициент двоичной мантиссы; .ж

У вЂ” скоректированная мантисса а 55 двоичного кода, умноженная на величину К в двоичном коде.

Поправочный коэффициент является изменяющейся величиной и рассчитывается заранее для заданного диапазона преобразуемых чисел.

После коррекций мантисса у может

+ г. быть преобразована в двоично-десятичный код с помощью известного алгоритма, как обычная правильная дробь, методом умно10 жения на

16 в двоичном коде.

На чертеже изображена функциональная схема предлагаемого устройства.

В состав устройства входят блок 1 местного управления, блок 2 порядков и корректирующих коэффициентов, распределитель

3 импульсов, регистр 4 множимого, регистр

5 множителя, элемент И 6, элемент задержки 7, элемент ИЛИ 8, элемент И 9, последовательный сумматор 10, элемент И 11, элемент И 12, элемент И 13, элемент ИЛИ

14, регистр 15 произведения.

Выход элемента И 13 и выход блока 2 порядков и корректирующих коэффициентов являются соответственно первым и вторым выходом схемы. Вход регистра 4 множимого и вход блока 2 порядков и коэффициентов является соответственно первым и вторым входом схемы. Выходы блока 1 местного управления соединены со входами элементов И 6, 11, 9, и 12 и распределителя 3 импульсов, выходы которого соединены с другими входами элементов И 12 и 13. Выходы блока 2 порядков и корректирующих коэффициентов соединены с шиной вывода двоично-десятичного порядка и входом регистра 5 множителя, .выход которого совместно с выходом регистра 4 соединены со входами элемента И 6, выход последнего совместно с выходом элемента И 9 через элемент

ИЛИ 8 соединен со входом последовательного сумматора 10, выход которого соединен со входами элементов И 1 1, 1 2, и 1 3 . Вых оды элементов И 11 и 12 через элемент

ИЛИ 14 соединены со входом регистра 15 произведения, выход которого через элемент

7 задержки соединен с другим входом последовательного сумматора 10 и со входом элемента И 9. Входы блока 2 порядков и корректирующих коэффициентов и регистра

4 множимого соединены с шинами ввода порядков и мантиссы двоичного кода соответственно. Выход схемы И 13 соединен с шиной вывода двоично-десятичного кода мантиссы.

Устройство работает следующим образом.

В исходном состоянии регистры 4 множимого, 5 множителя и 15 произведения сбрасываются в нулевое положение. По вводнь|м шинам в регистр 4 множимого и в блок 2 порядков и корректирующих коэффициентов заносится двоичный прямой код мантиссы и порядка преобразуемого числа соответственно.

547763

В блоке 2 порядков и корректирующих коэффициентов выбираются двоично-десятичный порядок числа, который поступает на входную шину, и корректирующий коэффициент, который вносится в регистр 5 множителя. 5

В блоке 1 местного управления вырабатывается сигнал умножения на корректирующий коэффициент, который открывает элементы И 6 и 11. В устройстве формируеч ся схема умножения последовательного дей- 10 ствия, состоящая из регистров 4 множимого и 5 множителя, эелементов И 6, ИЛИ 8, последовательного сумматора 10, элементов И 11 и ИЛИ 14, регистров 15 прои=ведения и элемента 7 задержки. 15

Длина регистра 4 множимого равна (2, +1) разрядов, регистра 5 множителя — я разрядов, регистра 15 произведения — (2д-2) разрядов и элемента 7 задержки — 2 разряда. Сдвиг информации в регистрах 4 множимого и 15 произведения осуществляе2 ся от тактирующей серии импульсов; а регистра 5 множителя на один разряд в каждом цикле. Код регистра 4 множимого, задержанный в каждом цикле на один разряд, в зави-25 симости от состояния ("0" или "1") старшего разряда регистра 5 множителя, поступает через элементы "И" 11 и ИЛИ 14 в регистр 1 5 произведения.

В следующем цикле сдвинутый на один разряд относительно предыдущего цикла код регистра 4 множимого так же в зависимости от нового состояния старшего разряда регистра 5 множителя поступает на вход сумматора 10, на другой вход которого пос35 тупает значение суммы предыдущего цикла.

Полученная сумма вновь записывается в регистр 15 произведения Сигнал умножения из блока 1 местного управления имеет длительность д циклов . За это время происхс40 дит умножение двоичной мантиссы, записанной в регистр 4 множимого, на поправочный коэффициент, записанный в регистр 5 множителя, а полученное значение произведения

34 45 у хранится в регистре 15 произведения.

В (Vl+ 1) цикле в блоке 1 местного управления прекращается сигнал "умножение и вырабатывается сигнал "преобразование", по которому открываются управляющие входы элементов И 9 и 12. Полученное значение произведения " из регистра 15 проиэ2 ведения поступает на входы сумматора 10 двумя путями — через элемент 7 задержки и без задержки через элементы И 9 и

ИЛИ 8 . Таким образом сумматором 10 производится сложение одного и того же числа, но со сдвигом одного относительно другого на два разряда, что эквивалентно умножению его на 0,1010

60 т= т, Т,=1 . ) „; где

Т вЂ” время выполнения операции умнс

i жения;

1 — время преобразования К двоично2. десятичных тетрад; т,=fatè, tl — число двоичных разрядов мантиссы преобразуемого числа;

t< — время одного цикла обращения сдвигаюшего регистра.

72= " Zt где (— число двоично-десятичных тетрад.

Таким образом, например, при =)Q

11= 24, k= 7, й= 100, T „= 08 сек, которые освобождаются в арифметическом устройстве для производительной работы.

Кроме того, предлагаемое устройство оперирует с числами, представленными в форме с плавающей запятой, что существенно расширяет диапазон решаемых задач .

В результате на выходе сумматора получается первая тетрада числа в двоичнодесятичном коде, которая по сигналу распределителя 3 импульсов поступает через элемент И 13 на выходную шину. Остаток числа через элементы И 12 и ИЛИ 14 записывается в регистр 15 произведения, из которого он вновь поступает на входы сумматора 10 по тем же путям, что и

7 происходит выделение 2-й тетрады и но вого остатка. Таким образом процесс продолжается до выделения требуемого количества тетрад.

В современных вычислительных средствах все подготовительные операции (ввод, вывод, передача информации по каналам связи, преобразование информации и т. п.) выполняются с использованием арифметического устройства, что резко снижает общую производительность машины при решении основных задач.

При преобразовании чисел с плавающей запятой программным способом время выполнения преобразования, занимаемое в арифметическом устройстве, еше более возрастает, так как необходимо выполнять длительные операции умножения на поправо ные коэффициенты.

Предлагаемое устройство позволяет полностью освободить арифметическое устройство для производительной вычислительной работы, что приводит к существенной экономии машинного времени, которое можно оценить следующим образом.

Если обрабатывается М чисел, то

547763

01 ная, 4

Формула изобретения

Устройство для преобразования двоичного кода в двоично -десятичный, содержащее регистр произведения, вход которого соединен с выходом первого элемента ИЛИ, а выход подключен к первому входу первсго элемента И и элементу задержки, выход которого соединен с первым входом последовательного сумматора, второй вход которого соединен с выходом второго элемента

ИЛИ, первый вход которого соединен с выходом первого элемента И, выход последовательного сумматора соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены с выходами распределителя импульсов, выход второго элемента И соединен с первым входом первого элемента ИЛИ, а выход третьего элемента И соединен с первой выходной ши- уо ной, о т л и ч а ю, е е с я тем, что, с целью расширения класса решаемых задач, оно дополнительно содержит блок местного управления, блок порядков и корректируюших коэффициентов, регистр множимого, регистр 2S множителя, четвертый и пятый элементы И, причем первый выход блока местного управления соединен с первыми входами четвертого и пятого элементов И, выходы которых подключены к вторым входам первого и второго элементов ИЛИ соответственно, второй вход четвертого элемента И соединен с выходом последовательного сумматора, второй вход пятого элемента И соединен с выходом регистра множимого, а третий — с выходом регистра множителя, вход которого соединен с первым выходом блока порядков и корректируюших коэффициентов, второй выход и вход которого подключены соответственно к второй выходной шине и первой входной шине, вторая входная шина соединена с входом регистра множимого, второй выход блока местного управления соединен с входом распределителя импульсов, вторым входом первого элемента И и третьим входом второго элемента И.

Источники информации, принятые во внимание при экспертизе:

1. Известия ВУЗ. "Электроника", 1969, ¹10,,с. 1066-1069, 2. Авт. свид. СССР № 296102, МКл.

С 06 F 5/02, 1971.

3. Авт. свид. СССР № 226258, МКл.

G 06 ? 5/02, 1968.