Устройство цифровой некогерентной демодуляции сигнала с относительной фазой манипуляцией

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТИДЬСТВУ (н)569441 (61) Дополнительное к авт. свид-ву (22) Заявлено 31.12.74 (21) 2091584/09 с присоединением заявки № (23) Приоритет (43) Опубликовано25.05.77.Бюллетень № 19 (45) Дата опубликования описания12.07.77 (51) М. Кл.

Н 04 Ь 27/22

Гесударстееииый комитет

9ests Министров СССР во делам изооретеиий и открытий (53) УДК 621.376.4. (088.8) (72) Автор изобретения

Л.Д. Кислюк (71) Заявитель (54) УСТРОЙСТВО ЦИФРОВОЙ НЕКОГЕРЕНТНОЙ ДЕМОДУЛЯЦИИ

СЖ НАЛА С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ

МАНИПУЛЯЦИЕЙ

Изобретение относится к электросвязи.

Известно устройство цифровой некогерентной демодуляции сигнала с относительной фазовой манипуляцией, содержащее последовательно соединенные смеситель, другой вход которого соединен с выходом опорного генеpampa, ограничитель, выделитель фронтов,. измеритель фазы, блок памяти фазы, вычитатель и дешифратор, единичных элементов данных, причем выход ограничителя через синхронизатор подключен к управляющему входу измерителя фазы, выход которого подсоединен к другому входу вычитателя (1)

Однако известное устройство имеет низкую помехоустойчивость при нестабильности частоты несущей принимаемого колебания.

Е1ель изобретения — повышение помехоустойчивости лемолуляпии при нестабильности частоты несуитей.

Для этого в преллагаемое устройство вВедены последовательно соедин.нппие дискриминатор, усрелнитель и про< бразователь сигнала частотного рассогласования. !IpH этом выход вылита- «ля подключен к одному из вхолов ли< криминатор», лругой в хол ко2 торого подсоединен к выходу дешифратора единичных элементов данных, а выход преобразователя сигнала частотного рассогласования подключен к управляющему входу опорного генератора, Л1ежду выходом блока памяти фазы и входом вычитателя включен корректор фазы, другой вход которого соединен с выходом усреднителя.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Оно содержит последовательно соединенные смеситель 1, другой еход которого соединен с выходом опорного генератора 2, ограничитель 3, выделитель фронтов 4, измеритель фазы 5, блок памяти фазы 6, вычитатель 7 и дешифратор единичных элементов данных 8. Причем выход ограничителя

3 через синхронизатор 9 подключен к уп равляющему входу измерителя фазы 5, выход которого подсоединен к другому входу вычитателя 7.

Кроме того, устройство включает последовательно соединенные дискриминатор 10, усреднитель 11 и преобразователь 12 сигнала частотного рассогласования. При этом

55944i выход вычитателя 7 подключен к одному из входов дискриминатора 10, другой вход которого подключен к выходу дешифратора единичных элементов данных 8, а выход преобразователя 12 сигнала частотного

Ь рассОгласования к управляющему входу опорного генератора 2. Между блоком памяти фазы 6 и входом вычитателя 7 включен корректор фазы 13.

Устройство работает следующим образом. 10

Принимаемый сигнал после преобразования в смесителе 1 подвергается жесткому ограничению в ограничителе 3, после чего. с помощью дифференцирования в выделителе фронтов 4 формируются импульсы фронтов у несущей, соответствуккцие моментам перехода через нуль. Кроме того, в синхрониэаторе 9 путем анализа структуры принимаемого сигнала формируются импульсы опроса с периодом, равным длительности единичного gp интервала. При регенерации данных методом стробирования импульс опроса располагается в середине единичного элемента.

В измерителе фазы 5 из эталонного сиг нала, поступающего на вход 14, формирует- 35 ся опорный сигнал частоты 1„и с помощью эталонного сигнала измеряется задержка импульсов фронта несущей относительно опорных импульсов. При регенерации данных методом стробирования внутри единичного эле- 30 мента измеряется задержка только одного импульса фронта, ближайшего после импульса опроса.

При интегральном методе регенерации данных выносится решение о фазе принима- 85 емого сигнала на основе измерения задержек всех импульсов фронтов несущей внутри единичного элемента. Число, характеризующее текущее значение измеренной фазы, отправляется на хранение в блок памяти фазы 40

6. При этом предыдущее значение измеренной фазы 9q выводится из блока памяти фазы 6 Н8 вычитатель 7. В вычитателе 7 находится разность предыдущего и текущего значения фазы Ч = ч - Ч и

B дешифраторе единичных элементов данных 8 определяется наивероятнейший вариант сдвига фаз соседних элементов на передаче Р„. Согласно найденного значения Ц „ на выходе дешифратора единичных элементов Ь0 данных 8 вырабатывмвтся сигнал данных, являющийся конечным результатом обработки принимаемого сигнала демодулятором.

B дискриминаторе 10 определяется отклонение Ч от измеренной разности фаз не- сущего колебания соседних элементов <Р „, поступающей на дискриминатор 10 по цепи

15, от наивероятнейшего номинального значения этой разности фаз Ч„, поступаю цей на дискриминатор 10 по цепи 16.

4

В дальнейшем отклонение фаз Ч подвер» гается усреднению с помощью усреднителя

11, сигнал с выхода которого управляет частотой опорного генератора 2, определяющего значение частоты сигнала 9, на выходе смесителя 1. В зависимости от метода, по которому работает усреднитель 11, применяется тот или иной преобразователь

12 сигнала частотного рассогласования.

Другой Вариант использования сигнала с выхода усреднителя 11 для компенсации нестабильности базируется на применении корректора фаз 13. При этом смеситель 1 выполняет лишь функцию смешения частоты ,принимаемого сигнала до значения, при котором удобна реализация цифрового метода демодуляции. Тогда преобразователь 12 от« сутствует, а опорный генератор 2 настраивается на определенную частоту.

Предложенное устройство обеспечивает демодуляцию фаэоманипулированного сигнала с повышенно " помехоустойчивостью при нестабильности частоты принимаемого колебания.

Формула изобретения

Устройство цифровой некогерентной демодуляции сигнала с относительной фазовой манипуляцией, содержащее последовательно соединенные смеситель, другой вход которого соединен с выходом опорного генератора, ограничитель, выделитель фронтов, измеритель фазы, блок памяти фазы, вычитатель и дешифратор единичных элементов данных, I причем выход ограничителя через синхронизатор подключен к управляющему входу измерителя фазы, выход которого подсоединен к другому входу вычитателя, о т л и ч аю щ е е с я тем, что, с целью повышения помехоустойчивости демодуляции при нестабильности частоты несущей, в него введены последовательно соединенные дискриминатор, усреднитель и преобразователь сигнала частотного рассогласования, при этом выход ,вычитателя подключен к одному из входов дискриминатора, другой вход которого подсоединен к выходу дешифратора единичных элементов данных, а выход преобразователя сигнала частотного рассогласования подклю чен к управляющему входу опорного генератора.

2. Устройство по и. 1, о т л и ч а юш е е с я тем, что между выходом блока памяти фазы и входом вычитателя включен корректор фазы, другой вхоп которого соединен с выходом усреднителя.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

М. 353344, М., Кл. Н 03 К 13/20, 1 970 (прототип), 589441

Составитель Г. Серова

Редактор Л. Народная Техред Н. Андрейчук Корректор Е, Скуика

Заказ 1320/112 Тираж 815 Подписное юв СС(Р

11НИИПИ Государственного комитета Совета Министров С по делам изобретений и открытий .1.13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал 11П11 "11атент", г. Ужгород, ул. П1кн.ктная, 1