Устройство для сопряжения цифровой вычислительной машины с периферийными устройствами

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

СоциалмсTических

Республик (l l) 561 18О (6l) Дополнительное к авт. свил-ву(51) М. Кл

Cr 06 Р 3/04 (22) Заявлено 18.12.75(21)2301503/24 с прнсоединеннеи заявки №(23) Г1риоритетГосуда рственный квинтет

Совета Мнннстров СССР во делам нэооретеннй в открытнй (43) Опубликовано05.06.77.Бюллетень № 21 (53) УЙК681.325 (088.8) (45) Qara опубликования or,èñàíèÿ,l2.08.77 (72) Авторы изобретения

А, А. Мячев и А. А. Снегирев

Институт электронных управляющих машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ

МАШИНЫ С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ

Изобретение относится к области вычис- лительной техники и может быть использовано в информационно-измерительных систе1мах, в которых взаимосвязь устройств осу- ществляется через обитую шину. 5

Известно устройство (1) для сопряже ния ЦВМ с периферийными устройствами, содержащее блок прерываний, регистр инст рукций, адресный регистр, блок состояния, блок управления и сумматор. t0

Однако!такое устройство содержит схемы в соответствии с конкретными функциями, что усложняет устройство.

Наиболее близким к изобретению по технической сущности является устройство j2) (5 для сопряжения ЦВМ с периферийными устройствами, содержащее блок усилителей сиг налов связи с ЦВМ, группа, входов-выходов которого соединена с первой группой входов-выходов устройства, блок усилителей 20 сигналов связи с периферийными устройства1 ми, группа входов-выходов которого соединена со второй группой входов-выходов устройства, блок дешифрации адреса, первый, второй и третий выходы которого соедине- 25

2 йы соответственно с первыми входами блока управления обменом, блока хранения управляюптих слов и блока буферизации данных.

Вход блока дешифрации адреса и второй вход блока хранения управляюших слоев соединены с первым выходом блока усилителей сигналов связи с ЦВМ, второй вход которого соединен с третьим входом блока хфанения управляющих слов и-вторым входом блока буферизации данных. Четвертый, пятый вхо ды, первый, второй выходы и входы-выход блока хранения управляющих слов соедине, ны соответственно с первым, вторым вьтхо ; дами и первым входом блока усилителей сигналов связи с периферийными устройствами, с первым входом блока усилителей сиг.налов связи с ЦВМ и первым входот -выходом блока управления обменом, второй вход первый выход, третий вход, второй и третий выходы которого соединены соответственно с третьим выходом и вторым входом блока усилителей сигналов связи с ЦВМ, с третьим выходом и вторым входом блока усилителей сигналов связи с периферийными устройствами, с третьим входом блока буферизации данных, первый выход которого и третий вьцсод блока хранений управляющих спов сс единены с третьим входом блока усилителей. сй.налов связи с ЦВМ. Второй выход к третий вход блока усилителей сигналов связи е периферийными устройствами соединены соответственно с четвертым входом и вторым вь|ходом блока буферизации данных.

Недостаток устройства состоит в том, Что оно имеет весьма ограниченные возмож- p

«остзф,для диагностики и локализации неио«равйоСтей собственного оборудования, что приводит к большим затратам времени на восстаиовпеиие и сникает быстродействие устройства. 15

Цель изобретения - сокрашение времени диагностики и локализации неисправностей.

Поставленная цель достигается тем, что предложенное устройство содержит блок запоминания состояния периферийных устройств о бйок задания режимов имитации, бпок упрев» аения режимами имитации, блок контроля.

Временных интервалов, и блок автономной проверки. Первый, второй входы и первый аыход бпока задания режимов имитации соеди- 5 иены соответственно со вторым выходом бпока усипигепей сигнапов связи с ЦВМ, с четвер,тым выходом блока дешифрации адреса и

Входом блока управления режимами имитаии. Первый и второй входы блока эапомк зо . аяия состояния периферийяь|х устройств динены соответственно с пятым выходом ока дешифрации адреса и с третьим выхо -! м.брока усилителей сигналов связи с пе- жферийными. устройствами, первый и второй 35 рходь-выходы которого соединены с первым и вторым входами-выходами блока автоном проверки тре-тий иЛетвертый .выходы,! первый и второй выходы которого соединены соответственно с первь1м и вто- р

I рым входами-выходами блока усилителей сигналов связи с ЦВМ, со входом бпока контроля временных интервалов, с четвертым входом блока управпекия обменом., вто» рой и третий входы-выходы которого соеди- 45 иены со входами-выходами соответственно бпока управления режимами,имитации и бпока контроли временных интервалов Второй выход бпока задания режимов имитации и выход блока запоминания состояния периферийных устройств соединены с третьим вхо-.дом блоха усилителей сигкапов связи с ,ЦВМ.

Бпок«схема устройства приведена на чертеже. 55

Устройство для сопряжения ЦВМ с периферийными устройствами содержит блок 1 усилителей сигналов связи с ЦВМ, блок 2 усилителей сигнала связи с периферийными устройствами, блок 3 дешифрации адреса, блок 4 хранения управляющих слов, блок 5 буферизации данных, бпок 6 управления обменом, блок 7 задания режимов имитации, блок 8 управления режимами имитации, блох 9 запоминания состояния перифорийкых устройств, блок 10 контроля временных кнтервапов и блок 1 1 автономной проверки.

- На чертеже обозначены группы 12, 13 входов-выходов устройства, вход-выход 14, выход 15 и входы-выходы 16, 17 бпока автономной проверки, выходы 18, 19, входы 20, 21; выход 22 и вход 23 блока усилителей сигналов связи с ЭВМ, выходы 24, 25, входы 26, 27, 28 и выход 29 блока усилителей сигналов связи с перкферийкыма устройствами, выходы 30-33 блока дешифрации адреса, входы-выходы 34-36 бпока управления обменом, выход 37 блока зада ния режимов и имитации, выход 38 блока автономной проверки, выход 39 блока дешифрации адреса, выход 40 блоха управпения обменом, вход-выход 41 блока автонойной проверки.

Устройство может работать в спедующнх

1 основных режимах: в рабочем режиме, в режиме имитации периферийной системы и в режиме автономной кроверки.

В рабочем режиме могут быть выпопне, ны:

a) программный обмен информацией меж)ду оперативной памятью ЦВМ и периферийными устройствами под управпением программы ЦВМ; б) обмен информацией между оперативной памятью ЦВМ и периферийными устрой ствами под управлением устройства в режи ре прямого доступа в память; в) автоматический поиск источи па эа= ! проса от периферийных устройств.

При работе в рабочем режиме в устройстве испопьзовакы пять, адресуемых со сто-! роны общей шины, регистров бп ока 4.: регистр управпекиия и состояния, регистр счета слов, регистр старшего байте данных, и кеадресуемый регистр автоматической обработки запросов (ка чертеже не показанц). Программным путем можно загружать и считывать информацию из адре суемых регистров. Сбращекие -. любому из ких производится следующим образом. Прс цессор выставпяет на линии адреса адрес регистра, на линии кода операции-код .чтения,. либо записи. Если проводится запись на линии данных выставляется загружаемая информация. После этого выставляется сит нал синхронизации общей шины, Блок 3 дешифрирует адрес и код операции общей ши- . ны, поступающие в него а выхода 18, и выставляет соответствующий сигнал на Bbt» ходе 30 обращения к регистрам. При запи561180 ск информация в соответствующий регистр блока 4 поступает с выходов 19, прн чтеНии информация из регистров блока 4 посту пает на группу входов-выхойов 13 по входу 21.

Блок 3 сигнализирует блоку 6 î выполв ненни операции по выходу 39, после чего блок 6 вырабатывает ответный синхрокизи- руюший сигнал, поступающий на группу вхо;дов выходов 13 с входа 23. Процессор, 10 приняв этот сигнал, заканчивает операцию по общей шине.

Если производится обращение к регистру периферийного устройства, блок 3 дешифри» рует адрес данно1 о периферийного устройствав принимаемый с выходов 18, и сигналом с выхода 39 запускает блок 6. Блок 6 сигналом по входу-выходу 34 стрсбирует занесение в регистр команды блока 4 номера периферийного устройства. и номера регистра 2о периферийного устройства с выхода 18, пос ле чего номер периферийного устройства, номер регистра периферийного устройства g код функции по входу 27 через блок 2 передаются периферийным устройствам. Йслн 25 проводится операция тица записи, блок 6 сигналом цо выходу 40 стробирует в блок

5 прием данных с выхода 19, а затем ow крывает выходные вентили и данные из бло ка 5 по входу 26 поступают через1бцок 2 Зо на группу 12 входов-вьиодов. Кроме того, при эапксн информация из регистра старше го байта блока 4 передается с входа 27 з линни старших разрядов группы 12 вхоцов выходов., Если проводится запись полного слова; данных в периферийные устройства, перед циклом непосредственного обращения нкм по группе 13 входов-вьиодов неоохО,димо провести цикл записи в регистр стар пего байта блока 4 старших разрядов дан«ввьи После этого запускается цикл перифе рийньи устройств, для чего блок 6 выставляеч на вход 28 блока 2 сигнал синхрони-. зации. После выполнения операции все адре сованные периферийные устройства выдают ответные скнхроннзирующке сигналы, поступающие по выходу 29 в блок 6. Приняв эти сннхроскгналы, блок 6 заканчивает операцию в периферийных устройствах и снимает сннхросигнал со входа 28. Прк операции чтения блок 6 стробирует сигналами по выходу 40 и входу-выходу 34 прием информации в блок 5 к в регистр старшего байта блока 4. После этого завершается операция по группе 13 входоь-выходов, для чего блок

6 выставляет HB Bxog 23 ответный сигнал синхронизации.

При операции чтения блок 6 предварительно сигналом по выходу 40 открывает выходные вентили блока 5 на вход 21, Приняв

6 ответный сигнал синхронизации от устройс ва, процессор заканчивает операцию по гру пе 13 входов-выходов. Н режиме прямого доступа в память устройство работает, сл дующим образом. Содержимое разрядов управления прямым доступом регистра команды и код функции периферийных устройств, хранящихся в регистре управления и состояния, передаются по входам-выходам 34 нэ блока 4 в блок 6. Блок 6 дешнфрирует код функции периферийных устройств. Если это код чтения, т. е. данные будут переда; ваться из периферийных устройств в памят

UBM блок 6 запускает цикл периферийных устройств. Для этого иэ блока 4 на вход

27 блока 2 и затем на группу 12 входов

- .выходов передаются номер периферийного устройства, номер peracrpa периферийного устройства н код функции, к блок 6 выстаь лает на вход 28 блока 2 сигнал синхронизации. После выполнения команды перифе рийное устройство выставляет данкые í og ветный сннхросигнал. Блок 6, приняв его с вьиода 29 блока 2, сигналом по выходу, 40 стробнрует прием данных в блок 5. За тем блок 6 снимает сннхросигнал со входа

28 блока 2 и выполняет операцию захвата группы 13 входов-выходов для прямого до.ступа в память, После того как устройство становится задатчиком блок 6 сигналом по . входу-выходу 34 открывает выходные вен» тили регистра адреса памяти блока 4 н его

;соде окимое передается на вход 20 блока 1 сигналом. по вьиоду 40 открывает выход*ные вентипи блока 5, и его содержимое передается на вход 21 блока 1в на вход 23 блока 1, цодается код замеси и сигнал сннхрокизацнне После BbUIQJIBGHHH операции B& ,мять ЩЗМ отвечает ответным сннхроснгна лом, который поступает и- блок 6 по вьис ду 22 блошка 1. Щриняв1 этот сигнЩ, блок

6 завершает операцию и снимает сигнал

- нхронизацим; а змям.сигналом по входу выходу 34 мс@яфицирует содержимое регистров адреса памяти н чета слов бло . !

Iåa 4. Если блочная передача запр щена, то группа 13 входов-выходов освобождаеч ся после цикла обмена данными. Если блочная передача разрешена, то группа 13 входов-выходов (общая шина j не освобождается, и цикл повторяется беэ фазы захвата этой группы.. Прн операции записи данных иэ памяти

ЦВМ в периферийное устройство блок 6 сначала проводит операцкю захвата группы 13 входоь-выходов, H затем осуществляется цикл чтеккя содержкмого лейки памяти

ЦВМ, адрес которой хранится в рэгкстре адреса памяти блока 4. Для этогo блок 6

561180 сигналом по входу-выходу 34 открывает выходные Вентили регистра адреса памяти блока на вход 20 блокя 1 и выставляет код чтения и синхросигнап на вход 23 блока 1 .

После выполнения операции чтения блок 6 сигналом по выходу 40 стробирует прием данных с выхода 1 9 блока 1 в блок 5. Затем блок 6 запускает цикл периферийных устройств, для чего сигналом по выходу 40 открывает выходные вентили блока 5 на вход 26 блока 2, на вход 27 блока 2 подается команда периферийных устройств, на вход 28 блока 2 - сигнал синхронизации.

После выполнения команды периферийных устройств блок 6 сигналом Go входу-выходу 34 модифицирует содержимое регистров адреса памяти и счета слов. После этого, как s предыдущем случае, операции передачи данньи повторяются аналогично.

Если установлен разряд разрешения ока- О нирования адресов периферийных устройств, то после передачи каждого слова, одновременно с модификацией содержимого регистров адреса памяти и счета слов модифициру ется номер регистра периферийных устройств,(25 хранящийся в регистре команды блока 4 .

Во всех случаях окончание работы в ре жиме прямого доступа в память происходит при перевыполнении регистра счета слов, который сигнализирует об этом блоку 6 по ЗО входу-выходу 34. После получения этого сигнала блок 6 завершает все операция и переводит устройство в исходное состояние, В режиме автоматической обработки запросов устройство работает следующим с@*. Ф разом. Разряд разрешения автоматической обработки запросов периферийных устройств регистра управления и состояния блока 4 устанавливается программно от UBN, При получении запроса на прерывание от пери-:@ ферийных устройств по выходу 24 блока 2, ecw устройство свободно от выполнения других операций, оно автоматически произ=.водит операцию чтения запросов периферий ных устройств, 45 . С блока 6 на вход 28 блока 2 подаются команды чтения слова запросов и cm.нал синхронизации. По выполнении этой команды периферийные устройства подают на выход

25 блока 2 собственные запросы. Блок 6, 50 приняв ответные синхросигналы по выходу

29 блока 2, свидетельствующие о выполнении команды, сигналом по входу-выходу 34 стробирует прием информации с выхода 25 блока 2 в регистр автоматической Обработ- 5 ки запросов блока 4. Каждому запросу периферийных устройств соответствует вектор прерывания — адрес ячейки памяти UBM,, хранящий начальный адрес программы Обслу-. живания данного заир са, После Определения 6о наиболее приоритетного:!àUðîñà и соответствующего ему вектора прерывания блок 6 проводит операцию прерывания программы

ЦВМ. В результате вектор прерывып я передается из блока 4 по входу 21 блока 1 в процессор.

Режим имитаций периферийных устройств предназначен для тестовой проверки информационных трактов и функциональных узлов устройства. Режим имитации задается программно путем записи разрядов управления режимом имитации в адресуемый со сторьны группы 13 входов-Выходов блок 7.

Рассмотрим работу устройства при проверке цепей бу@еризации данных. Ссдержимое разрядов блока 7 по выходу 3" перъдается в блок 8. При установке-разряда проверки цепей буферизации даш.ых, блок 8 сигналами по входу-выходу 35 блокирует в блоке 6 выход сигнала синхронизации на вход 28 блока 2 и выходы сигналов по Выходу 40, стробирующих прием и Выдачу информации из блока 5 в периферицные yc рсйотВа. Прн ОбращЕНИИ Груцпш 13 ВХОДОВ-, выходов к периферийным устройствам блок

8 имитирует ответные синхросигналы периферийных устройств, В остальном последовательность выполнения Операций в устрой стве остается такой же, как и при обращении к периферийным устройствам в рабочей режиме. Таким образом, в этом режиме проверяются входные и выходные усилители связи с группой 13 входов-выходов, цепи занесения данных в блок 5 и цепи чтения содержимого блока 5, Кроме того., прове=ряется работоспособность блока 5, так как в этом режиме используются тс же цепи синхронизации,. что и В рабочем режиме.

Дпя автономной проверки устройства ис= пользуется блок автономной проверки 11.

Зтот блок содержит регистр епеключателей для задания сигналов со стороны гоувппы 1 3 и 12 входов-выходов схемку индикации coc=Tояния вхОдОВ-выходов 12 этих гру!. ï, схему имитации блока управления группой 13 вхоповвыходов UBN, схему имитации пери,.ерийных устройств, регистр переключателей д„"установки режима работы блока. Проверка устройства и системы (т, е. UB" "„— устрой-. ство сопряжения — периферийные устройства) в целом с помощью блока 11 может проводиться в режимах А, Б, В, Г и 3,.

B режиме A проверяется связь устройства с группой 13 входов-выходов, в режиме Б — связь устройства с периферийными устройствами и работоспсссб -c còü пер11фс— рийных устройств, в режиме  — работоспс» сОбнОсть vcTpoHcTBe сОВместно с ЦВМ, при этом блок 11 имитирует работу pep«$e èé,ных устройств, B режи ;е Г проверяет я ра561180

Составитель И, Хазова

Редактор Л. Утехина, Техред H. Асталощ Корректор й. Мельчиченке

Заказ 1574/152 Т 818 Подписное ц щ ПЯ государственного комитета Совета Министров СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 ны соответственно с первым, вторим анодами-выходами блока усилителей сигналов связи с L1BN со входом блока контроля временных интервалов, с четвертым входом блока управления обменом, второй и третий входы-выходы которого соединены со входа-, ми-выходами соответственно блока управленияя режимами имитации и блока контроля временных интервалов, а второй выход блэка задания режимов имитации и выход блока запоминания состояния периферийных устройств соединены с третьим входом-блс ка усилителей сигналов связи с UBM.

Источники информации, принятые so внимание прн экспертизе

1. Патент США N. 3815099, кл. 340172.5, 1972.

2. САМАС В д е $jn N 7, 1973, стр. 283.,