Множительно-делительное устройство

 

т

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 568056 (61) Дополнительное к авт. саид-ву(22) Заявлено 03,09.75(21) 2169774/24 с присоединением заявки № .(23) Приоритет (43) Опублнковано05.08,77.Бюллетень № 29 (46) Дата опубликования ottttcatttta:15.09,77 (51) M. Кл.е

Су 06 Q 7/161

Госудврствеииый «омитет

Совета Министров СССР оо делам изобретений и открытий (ЬЗ) ДК681.335 (088,8) (72) Авторы изобретения

М. Ш, Русейнов, В. Л. Алиев, В. Д, Исмаил-Заде и Ю. М. Кафаров

Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности (71) Заявитель (54) МНОЖИТЕЛЬНО ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

E

Изобретение относится к вычислительной технике.

Известны множительно - целительные устройства (1J, содержащие генератор тактовых импульсов, триггер, ключи, компаратор, пре- d обраэователь напряжения.

Недостатком устройств является невысо ° кая точность измерения из-эа усреднения выходного сигнала.

L0

Наиболее близким по технической сущности и достигаемому результату к предложенному является множительно - делительное устройство (2$, содержащее первый интегратор, информационный вход которого является входомта делителя устройства, а управляющий вход соединен с выходом компаратора, первый вход

° которого соединен с выходом первого интег

:ратора, а второй вход является входом первого сомножителя, второй интегратор, ав информационный вход которого является вхо дом второго сомножителя, а выход второго интегратора соединен со входом запоминающего блока. Недостатком прототипа являет

cs невысокая точность измерения. И

Бель изобретения - повышение точностй измерений.

Эта цель достиг.ется тем, что в устройство введены одновибратор и триггер, вход которого coopttttoR с выходом компаратора, первый выход триггера через одновибратор соединен с управляющим входом второго ин-, тегратора, а второй выход триггера соединен с управляющим входом запоминающего блока.

Структурная схема предложенного устройства приведена на чертеже.

Множительно «, целительное устройство состоит иэ первого интегратора 1, компаратора

2, триггера 3, одновибратора 4, второго интегратора 5, запоминающего блока 6.

Принцип действия устройства следующий, Пусть в исходном состоянии на прямом выходе триггера 3 нулевой потенциал. Первый интегратор 1 пропорционально входному напряжению Х вырабатывает линейно-измеюпощееся напряжение, поступающее на вход компареттора 2, на другой вход которого подано нацряжение У, Прн достижении линейно-tta eняющимся напряжением уровня напряжения g

56805Д ,-Х,,,„» рой интегратор 5 сбрасывается на нуль. Й дальнейшем процессы повторяются.

Применение изобретения позволяет повысить точность обработки в устройствах вычислительной техники до 0 3% и выше. сбрасывает на -К Хт, 5 где К - коэффициент преобразования первого интегратора 1»

Г - период равенства напряжения Y u линейно изменяющегося напряжения первого интегратора 1; о

Импульс с выхода компаратора 2 перебра-» сывает триггер. 3 в единичное состояние и чеpea одновибратор 4 запускает второй интег ратор 5, на выходе которого вырабатывается линейно-изменяющееся напряжение. Так как 15 срабатывание одноиибратора 4 вызывается . передним фронтом импульсов, поступающих с триггера 3, а перекидывание триггера.3импульсами, поступающими на его счетный вход, то величина напряжения на выходе вто- ю рога интегратора 5:

11 К Е2Т, где К вЂ” коэффициент преобразования второ2 го интегратора 5. 25

По приходе следующего импульсе компаратора 2 сигналом с инверсного выхода триггера 3 запоминающий блок 6 срабатывает и запоминает мгновенное значение напряжения на выходе второго интегратора 5: 30

2M2ZY

U=к„х

По приходе следующего импульса с компаратора через триггер 3 и одновибратор 4 вто- з5 компаратор 2 срабатывает и цуль первый интегратор 1.

При этом

Формула изобретения

Множительно-делительное устройство, содержащее первый интегратор, информационный вход которого является входом делителя устройства, а управляющий вход соединен с выходом компаратора, первый вход которого соединен с выходом первого интегратора, а второй вход является входом первого сомножителя устройства, второй интегратор, информационный вход которого является входом второго сомножителя устройства, а выход второго интегратора соединен со входом запоминающего блока, о т л и ч а,ю щ е е с я тем, что, с целью повышения точности, оно

t содержит . дополнительно одновибратор и триггеу, вход которого соединен с выходом компаратора, первый выход триггера через одновибратор соединен с управляющим вход8м второго интегратора, а второй выход триггера соединен с управляющим входом запоминающего блока.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

14 409234, кл. Су 06 Су 7/16, 1973.

2, Патент США ¹ 3564230, кл. 235-197, 1971.

Составитель Л, Снимшикова

Редактор Т. Орловская Техред H. Андрейчук Корректор E. Папп

Заказ 2803/36 Тираж 818 Подписное

11НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4