Устройство для приема сигналов с дельта-модуляцией

 

ОП И(=АНИЕ

ИЗОБРЕТЕИ ИЯ (и) 57О209 (6i) Дополнительное к авт. свид-ву— (22) Заявлено12.12.75 (21) 2303372/09 (51) M. Кл.

Н 04, 5/00

Н 03 К 13/22 с присоединением заявки №вЂ”

Гооударотоенный комитет

Совета Ииниотроо СССР оо делам изобретений н отнрытий (23) Приоритет— (43) Опубликовано 25,pe,77)Бюллетень № 31 (53) УДК 621.391..3(oee e) (45) Дата опубликования описания, 11,10.77 (72) Авторы изобретения

В. Е. Быков и В. И. Грубов (7 l) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ

С ДЕЛЬТА-МОДУЛЯБИЕЙ

Изобретение относится к технике передачи сообщений и может использоваться в многоканальных адаптивных системах телеметрии, связи, фотэтепеграфии, телевидения.

Одним из известных является устройство для приема сигналов с. дельта-модуляцией, сэдержашее соединенные пэ входу интегратор и синхронизатор, подключенный кэ второму входу интегратора через последовательно соединенные делитель частоты, схему IG стробирэваиия и закэрачиваюший вентиль, причем выход интегратора соединен с фильтром нижних частот и со вторым входом закорачиваюшего вентиля 11) .

Однако групповой сигнал, сформирован- l5 ный с помощью этого устройства, принципиально не может быть разнесен по соэтветствуюшим каналам, что делает устройство непригодным для приема многоканальных сообщений с дельта-модуляцией. а

Известно устройство дпя приема сигналов с, дельта-модуляцией, сэдержащее соединенные входами селектор сигнала маркера кадра, селектор кода номера канала, селектор положительного прирашения и селектор от 25 рицательного приращения, а в каждом канале - последовательно соединенные интегратор и фильтр низкой частоты, причем к каждому входу интегратора подключены последовательно соединенные входной элемент

И, элемент памяти и выходной элемент И.

Выходы селекторов положительного и отрипательного приращений подключены к âõîдам соответствующих входных элементов

И, а выход селектора сигнала маркера кадра через синхронизатор подключен к другим входам выходных элементов И (2j

Однако это устройство отличается низкой достоверностью приема многоканальных сообщений.

Белью изобретения является повышение верности приема многоканальных сообщений.

Длч этого в устройство,содержащее соединенные входами селектор. сигнала маркера кадра, селектор кода чомера канала, селекторы положительного и отрицательного приратцений, а в каждом канале - последовательно соединенные интегратор и фильтр низкой чйстоты, причем к каждому входу интегратора подключены последовательно соединенные входной элемент И, элемент памяти и выходной элемент И.

Выходы селекторов положительного и от5 рицательного прирашений подключены х входам соответствующих входных элементов И, а выход селектора сигнала маркера кадра через синхронизатор подключен к другим входам выходных элементов И, введены дешифpBTDp номера канала, регистр памяти, элементы задержки и элемент ИЛИ. Выход селектора кода номера канала через дешифратор номера канала подключен к входам регистра памяти, каждый выход которого подключен

K соединенным вместе другим входам входных элементов И каждого канала, выходы селекторов положительного и отрицательного прирашений через соответствуюшие элементы задержки подключены к входам элемента

ИЛИ, выход которого подключен к установочному входу регистра памяти, а выход синхронизатора через другой элемент задержки к управляюшим входам элементов памяти.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Оно содержит соединенные входами се- . лектор сигнала маркера кадра 1, селектор кода номера канала 2, селекторы положитель-. ного 3 и отрицательного 4 прирашений, а в каждом канале - последовательно соединенные интеграторы 5 и фильтр низкой частоты

6. К каждому входу интегратора 5 подключены последовательно соединенные входной элемент И 7, элемент памяти 8 и выходной элемент И 9. Выходы селекторов положительного 3 и отрицательного 4 прирашений подключены к входам соответствуюших вход- (( ных элементов И 7, 10, а выход селектора сигнала маркера кадра 1 через синхронизатор 11 подключен к другим входам выходных элементов И 9, 12, дешифратор 13 номера канала, регистр памяти 14, злемен- 45 ты задержки 15, 16, 17 и элемент ИЛИ 18, Выход селектора кода номера канала 2 через дешифратор 13 подключен к входам регистра памяти 1 4,.каждый выход которого подключен к соединенным вместе другим р) входам входных элементов И 7, 10 каждого канала, выходы селекторов положительного

3 и отрицательного 4 приращений через соответствуюшие элементы задержки 15, 16 подключены к входам элемента ИЛИ 18,;@ выход которого подключен к установочному входу регистра памяти 14, а выход синхронизатора 11 через другой элемент задержки 17 подсоединен к улравляюн1им входам элементов памяти 8, 19. 6О

Устройство работает следующим образом.

Многоканальный сигнал кадра, поступивший на вход устройства, одновременно подается на селекторы сигнала маркера кадра 1, кода номера канала 2, положительного

3 и отрицательного 4 прирашений. Сигнал маркера кадра выделенный с помошью селектора из обшего сигнала кадра, корректирует работу синхронизатора 1 1. Коды номеров каналов, выделенные селектором 2, поступают на вход дешифратора 13. В сс ответствии с номерами каналов, входяших в группу с положительным прирашением исходной функции, на соответствуюших .выходах дешифратора 13 последовательно во времени формируются одиночные импульсы. Эти импульсы поступают на соответствующие информационные входы регистра памяти 14.

После записи в соответствуюший разряд р егистра памяти 14 сигнала последнего номера канала, входяшего в указанную группу, на выходе селектора 3 формируется одиночный сигнал положительного приращения исходной функции, который поступает одновременно HB управляющие входы входных элементов И 7 всех N каналов. Записанная информация в регистре 14 через элементы

И 7 переписывается в элементы памяти 8 соответствующих каналов, Тот же сигнал с выхода селектора 3, пройдя элемент 15 задержки и элемент ИЛИ 18, устанавливает регистр памяти 14 в исходное состояние. Аналогичным образом через входные элементы И 10 происходит перезапись информации из регистра 14 в элементы памяти 19 тех каналов, но которым исходная функция имела отрицательное прирашение.

Сигнал с выхода селектора 4, пройдя элемент 16 задержки и элемент ИЛИ 18, устанавливает регистр 14 также в исходное состояние подготавливая его к обработке очередного кадра передачи информации. IIocле завершения обработки всех частей данного сигнала кадра синхронизатор 11 вырабатывает одиночный импульсный сигнал, который открывает выходные элементы И 9 и

12. При этом с элементов памяти 8 и 19 на интегратор 5 соответствующего канала подается только положительное или отрицательное прирашение сигнала (в зависимости оТ знака прирашения исходного аналогового сигнала на передаюшей стороне). Если же в полном кадре передачи информации код адреса какогD-либо канала отсутствует, TD на входы интегратора 5 этого канала сигнал прирашения вооб(це не подается и в нем сохраняется накопленное значение сигнала от предыдуьчих кадров. Ступенчатый сигнал

570?09 с выхода интегратора 5, пройдя через фильтр

6 низкой частоты, превращается в аналоговый и поступает на соответствующий выход устройства.

Указанный импульсный сигнал от синхронизатора 11 через элемент задержки 17 стирает информацию, накопленную в элементах памяти 8 и 19 за время обработки данного кадра. Посл этого устройство готово к приему сигнвпа очередного кадра c npu- lu ходом которого весь описанный процесс обработки повторяется.

Применение устройства для приема сигналов с дельта-модуляцией позволяет повысить верность приема многоканальных сообще- 15 ний в многоканальных алвптивных системах телеметрии, связи, фотографии и телевидении, Технико-экономический эффект устройства состоит B расширении его функциональных возможностей. !О

Формула изобретения

Устройство дпя приема сигналов с дельтамодупяцией, содержащее соединенные входами селектор сигHBilA маркера кадра, сепек- И тор кода номера канала, селекторы положительного и отрицательного приращений, а в каждом канале — последовательно соединенные интегратор и фильтр низкой частоты, причем к каждому аходу интегратора под-9 кпючены последовательно соединенные входной элемент И, элемент памяти и выходной элемент И, при этом выходы селекторов положительного и отрицательного приращений подключены к входам соответствующих входных элементов И, а выход селектора сигнала маркера кадра через синхронизатор — к другим входам выходных элементов И, о тл и ч а ю щ е е с я тем, что, с цепью i»вышения верности приема многоканальных сообщений, введены дешифратор номера канала, регистр памяти, элементы задержки и элемент И11И, причем выход селектора кода номера канала через дешифратор номера канала подключен к! входам регистра памяти, каждый выход которого подключен к соединенным вместе другим входам входных элементов И каждого канала, выходы селекторов положительного и отрицательного приращений через соответствующие элементы задержки подключены к входам элемента

ИЛИ, выход которого подключен к установочному аходу регистра памяти, а выход синхронизатора через другой элемент задержки подключен к управляющим входам элементов памяти.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

hb 296252, кл. Н 03 К 13/22, 1971.

2. Борисов Ю. П. и др. Основы многоканальной передачи информации, М., Связь", 1967, с. 290-293.

570209

Составитель А. Грачев

Редактор H. Джарагетти Техред H. Бабурина Корректор H. Ковалева

Заказ 3075/51 Тираж 815 Подл ис ное

БНИИПИ Государственного комитета Совета Министров СССР ло делам изобретений н открытий

113035; Москва, Ж-Э5, Рауыская наб„д. 4/5

Фнлйал ППП "Патент, г. Ужгород, ул. Проектная, 4