Способ и устройство сжатия данных в речевом кодере компандированной дельта-модуляции

 

Союз Советских

Социалистических

Республик (j1=57O334 (61) Дополнительный к патенту

{22) Заявлено 12.04.74 (2}) 2023784/09 (23) Приоритет — (32) (5j) М. Кл. и ОЗ К}З!22

Государственный намитет

Совета Ииниетров СССР ео делам изобретений н открытий

{43) Опубликоиаио 2503.77. Бюллетень евое 33 (45) Дата опубликования описания 07.07.77 (53) УДК

621394.142 (08В.8) (72) Автор. изобретения

Иностранец

Питер Лесли Смит (Австралия) Иностранная фирма

"Л. М. Эрикссон ПТИ ЛТД" (Asстралия) (71) Заявитель (54) СПОСОБ И УСТРОЙСТВО СЖАТИЯ ДАННЫХ

В РЕЧЕВОМ КОДЕРЕ КОМПАНДИРОВАННОЙ ДЕЛЬТА — МОДУЛЖ}ИИ

Изобретение относится к дискретным системам передачи речи с дельта-модуляцией и может использоваться, например, B системах громкоговорящей двусторонней телефонной связи.

Известен способ сжатия данных s речевом кодере компандированной дельта-модуляции, при котором аналоговый входной сигнал аппроксимируют сигналом, содержащим ряд приращений и снижений, при этом выходной сигнал, являющийся дискретным потоком битов, полярность которых определяется приращением или снижением в ряде, анализируют на появление конечных последовательностей битов, изменяя при этом величину приращения или снижения }1).

Однако при сжатии данных в речевом кодере компандированной дельта- модуляции в соответствии с известным способом уровень шума в сигнале при передаче остается постоянным.

Целью изобретения является уменьшение уровня шума.

Для этого аналоговый входной сигнал аппроксимируют сигналом, содержащим ряд приращений и снижений; одновременно с этим аналоговый входной сигнал детектируют, выделяют сигнал, величина которого ниже заданного уровня. и выделенным сигналом изменяют частоту появления последовательностей битов; выходной сигнал, являющийся дискретным потоком битов, поляр. ность которых определяется приращением или снижением в ряде, анализируют на ноявленне конечных последовательностей битов, изменяя при этом величину приращения или снижения.

Устройство, реализующее предлагаемый спо. соб, соде ржит речевой коде р компандированной .1п дельта-модуляшв. последовательно соединенные блок детектирования, компаратор и блок изменения частоты следования последовательностей битов, причем вход блока детектирования соединен со входом речевого кодера компандированной дель1а та-модуляции, выходы которого подключены к ополнительным входам блока изменения частоты следования последовательностей битов.

По прегдагаемому способу сжатия данных в речевом кодере компандированной дельта-моду2О ляции аналоговый входной сигнал аппроксимируют сигналом, содержащим ряд приращений и снижений. При этом для уменьшения уровня передаааеМого сигнала во время пауз или задержек между речевыми сигналами, т.е, для того, чтобы избежать передачи фонового шума, ухудшающего качество

570334 передачи, аналоговый входной сигнал детектируют, выделяют сигнал, величина которого ниже заданного уровня, и выделенным сигналом изменяют частоту появления последовательностей битов.

Выходной сигнал, являющийся дискретным потоком битов, полярность которых определяется приращением или снижением в ряде, анализируют на появление конечных последовательностей битов, изменяя при этом величину приращения или снижения.

На чертеже изображена структурная схема устройства, реализующего предложенный способ. Устройство содержит речевой кодер 1 компандированной дельта-модуляции. блок 2 детектирования, компаратор 3 и блок 4 изменения частоты следования последовательностей битов, состоящий

- из первой логической схемы И 5, триггера б, второй логической схемы И7 и элемента ИЛИ 8. Блок 4 изменения частоты следования последовательностей битов имеет вход 9 и дополнительные входы 10 и

11; 12 — вход элемента ИЛИ 8, 13 — опорный вход компаратора 3, 14 — вход устройства, 15 — выход устройства. Вход блока 2 детектирования соединен со входом речевого кодера 1 компанцированной дельта-модуляции, выходы которого подключены к дополнительным входам 10 и 11 блока 4 изменения частоты следования последовательностей битов, Предложенное устройство работает следующим образом.

Входной аналоговый сигнал подается на вход 14, т.е. на вход речевого кодера 1 компандированной дельта-модуляции и на вход блока 2 детектирования. Блок 2 выдает сигнал на вход 9 блока 4 изменения частоты следования последовательностей битов тогда, когда уровень входного аналогового сигнала падает ниже заданного уровня опорного напряжения на входе 13 компаратора 3.

На дополнительном входе 11 блока 4 изменения

- частоты следования последовательностей битов при этом, возникает сигнал, поступающий на вторую логическую схему И 7 и на вход триггера б. Выходной сигнал триггераб поступает на второй вход логической схемы И7. Назначение триггера 6 и логической схемы И 7 — устранить каждый второй бит с компандированием на дополнительном входе 11 блока 4 изменения частоты следования последовательностей битов.

Выходной сигнал со второй логической схемы

И 7 поступает на один из входов логической схемы

И5, на другой вход которой поступает сигнал с выхода компаратора 3.

При детектировании., сигнала, величина которого ниже заданного уровня, логическая схема И 5 вырабатывает выходной поток битов, эквивалентный потоку битов с компандированием речевого кодера 1 компандированной дельта-модуляции, при условии, что подавляется каждый второй бит. Этот поток битов поступает на вход 12 элемента ИЛИ 8, а на другой его вход поступает сигнал с выхода речевого кодера 1 компандированной дельта-модуляции. В моменты времени, когда значение сигнала ниже заданного уровня опорного напряжения на опорном входе 13 компаратора 3, в выходном потоке битов на дополнительном входе 10 элемента

ИЛИ 8 инвертируется последний бит в любой последовательности четырех "единиц" или четырех

"нулей".

Таким образом, на выходе 15 получается приблизительно половина количества битов с компандированием при подключении к этому выходу декодера (на чертеже не показан), схема компандирования декодера поддерживает восстановление шага квантования на низком уровне, и восстановленный сигнал представляет собой сжатую форму

- - первоначального-аналогового сигнала.

Величина опорного напряжения устанавливается выше уровня фонового шума, но ниже уровня сигналов речи. При работе устройства вносится некоторое искажение в восстановленный сигнал, но это не имеет значения, так как входной сигнал в течение этих периодов сжатия является лишь фоновым шумом.

Таким образом, предложенный способ и устройство, его реализующее, позволяют уменьшить уровень шума в выходном сигнале.

Формула изобретения

1. Способ сжатия данных в речевом кодере компандированной дельта-модуляции, при котором аналоговый входной сигнал аппроксимируют сигналом, содержащим ряд приращений и снижений, при этом выходной сигнал, являющийся дискретным потоком битов, полярность которых определяется приращением или снижением в ряде, анализируют на появление последовательностей битов, изменяя при этом величину приращения или снижения, о т40 ли чающий си тем, что, с целью уменьшения уровня шума, аналоговый входной сигнал детектируют, выделяют сигнал, величина которого ниже заданного уровня, и выделенным сигналом изменяют частоту появления последовательностей битов.

15 2. Устройство для осуществления способа по п.1," содержащее речевой кодер компандированной дельта-модуляции, о тли ча ю щ ее си тем, что введены последовательно соединенные блок детектирования, компаратор и блок изменения частоты

5о следования последовательностей битов, при этом вход блока детектирования соединен с входом речевого кодера компандированной дельта-модуляции, выходы которого подключены к дополнительным входам блока изменения частоты следо55 вания последовательностей битов.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР И 340083, кл.

60 НОЗК 13/22, 1970.

570334

Составитель Г. Челей

Техред И. Асталош

Корректор И. Гоксич

Редактор О. Стеннна

Эакаэ 2039/55

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Тираж 1065 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам иэобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5