Устройство для определения регрессии

 

Сеез Саееква

Сециаимстнчеав и

Реси рбве

О П И С А Н И Е (1ц

ИЗОБРЕТЕН ИЯ (6I) Дополнительное к авт. евид-ву(ЯЯ) Заявлеио10.11.75 (21) 2189395/24 (51) М. Кл.

6 06 7 15/36 е присоединением заявки №вЂ”

Гесударатвнннай нежат

Фаната Мннннтра ИР в дами нтнвронннй н нтнрвтуй (23) Приоритет(43) Опубликоваио05.09.77.Бюллетень ¹ ЗЗ (4® Дата опубликовании опиеаиия 28.10.77 (68) Удк вел.323 (Оее.e) (12) Автори изобретения

Е. Ве Бодянский, B. Aа Добрыдень, О, К Илю ин, М. Л. Литвинов, Ю. И. Онуфриенко и О. i. Руденко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ РЕГРЕССИИ

Изобретение относится к спепиалиэнр »ванным цифровым вычислительным устройся. вам для,определения статистических караи теристик случайных процессов и может най ти применение прн исследовании объектов автоматизации в различных отраслях про фуыщленности

Известен регрессиограф )lj, работающий

По анаЛоговой схемотехнике. Недостатком рй

егоro: регрессиографа является невысокая точность работы.

Известно цифровое вычислительное уст . ройство t 2), содержащее блок управления выходы которого, подключены соответствен @ но к управляющим входам блока памяти, арифметического блока, блока регистрации и первого и второго аналого-цифровых пре образователей (ALII), информационные вхо ды которых ивляютса входами устройства, аф а разрядные выходы через первый и второй коммутаторы соответственно подключены к соответствующим Ьходам блока памяти, вью ход(которого! соединен со входом арифметим, ческого блока, подключенного выходом к йа первому информационному входу блока ре гнстрации.

Однако определение регрессии с помощи» этого устройства требует значительных за р» рат времени, несмотря на его цифровую структуру.

Цель изобретения - повышения быстрдействия устройства.

Эта цель достигается тем, что в пред ложенное устройство введены первый и втФ рой счетчики, дополнительный коммутатор и сумматор, управляюшйе входы которого подключены к соответствующим выходам блока управления, вход слагаемых к вы» ходу блока памяти, а выход суммы ко входу блока памяти и вжрому входу ариф метнческого блока. Третий вход арифмети ческого блока соединен с первым выходом дополнительного коммутатора, второй выход которого подключен ко второму информадиов ному входу блока регистрации. Входы допол нительного коммутатора соединены соотнес» ственно с выходами первого и второго счМ» чиков, входы которых подключены к соотг ветствующим выходам блока управления.

571813

Аругие входы последнего соединены соот ветственно с управляющим выходом сумматора, с выходами первого и второго АЦП и с выходами первого и второго счетчиков, разрядные выходы которых подкщочены соответственно ко вторым входам первого и второго коммутаторов.

На чертеже дана блок-схема устройства.

Оно содержит АЦП 1 и 2, счетчики им» пульсов 3 и 4, коммутаторы 5-7, блок пе».

И мяти 8, блок управления 9, сумматор 10, арифметический блок 11 и блок регистрации 12.

Исследуемые процессы, Y(t) и ; Х(О поданы соответственно на информационные входы АОП 1 и 2, разрядные выходы «отсо рых соединены с первыми входами KDMM . таторов 5 и 6. AIIfI 1 и 2 выполнены ждущими - после подачи импульса на их запускающие входы, соединенные с выходом блока управления, они осуществляют один цикл преобразования, причем оба результата преобразования относятся к одному и тому же моменту времени (например, АЦП свертываюшего типа). На выходах AUH, соеди пенных со входами A. и Р блока управ- ления, генерируются импульсы в моменты окончания преобразования.

Счетчики 3 и 4, входы и выходы кото» > рых соединены соответственно с выходами

4,6 и входами ), б блока управления, а разрядные выходы со вторыми входами коммутаторов 5 и 6 соответственно и входами коммутатора 7, представлшот собой накапливающие счетчики импульсов, с чио лом разрядов, равным числу разрядов АЦП:

1 и. 2 соответственно.

Коммутаторы 5-7 имеют по два состояния, Л и Б . Соответствующие соединения4 (выход-» вход) указаны в таблице.

Коммутатор 7 осуществляет соединения так, Что разряды одного и того же веса счетчиков 3 и 4 (начиная с младшего) под» ключаются к одним и тем же шинам блоков

11 и 12. Если при этом старшие разряды блоков 11 и 12 свободны (при различном числе разрядов счетчиков 3 и 4), на них подается нулевой потенциал.

Блок памяти служит для накопления ста д тистических данных. Его адресными входа. ми являются выходы коммутаторов 5 и 6.

Выход блока памяти соединен со входом сла гаемых сумматора и первым входом арифмети ческого блока, а вход - с выходомсуммы сум- б5 матора. При импульсах на выходах р и q, блока управления, соединенных с управляюпшми входами блока памяти, последний пере дает в сумматор и арифметический блок со; держимое ячейки. определяемой кодовыми 69 комбинациями ), на выходах коммута торов 5 и 6 соответственно, и записывает в ячейку с адресом (, ) содержимое сумматора соответственно.

Блок управления, выходы с и П «ото рого соединены с управляющими входами сумматора, выходы d и ф с управляющими входами арифметического блока, выход (- с управляющим входом блока, а вход с управляющим выходом сумматора, работает в одном из трех ре жимов, задаваемых оператором:

1) ввод (накопление) статистических данных;

2) определение и вывод регрессии У на Х;

3) определение и вывод регрессии Х на Y

Сумматор суммирует числа, поступающие с выхода блока памяти. Импульс, поступак щий на вход сумматора с выхода h блока управления, увеличивает содержимое сумма тора на единипу. Импульс, поступающий на вход сумматора с выхода d блока управ- ления, устанавливает его в нуль . На вы ходе сумматора, соединепном со входом ь блока управления, возникает импульс, когда число, введенное в сумматор с выхода бло» ка памяти, оказывается равным et - макси» мальному числу, которое может быть записано в ячейке блока памяти.

Арифметический блок после каждого им. пульса с выхода (Э блока управлении умно жает числа, поступающие на второй и третий входы, соединенные соответственно с выхо дами блока памяти и коммутатора 7, и сум» мирует результаты умножения. По команде, подаваемой импульсом с выхода f блока управлении, арифметический блок делит сум» му результатов умножения на число, посту паюшее с выхода сумматора. Импульс с выхода 4 блока управления устанавливает арифметический блок в исходное нулевое сос тояние.

Блок регистрации, по команде, годавае мой импульсом с выхода Р блока управления печатает два числа, и на его первый и второй информационные входы, соединенные соответственно с выходами арифметического блока и коммутатора 7.

Устройство работает следующим образом»

В режиме ввода статистических данных в работе участвуют блоки 1, 2, 5 6, 8, 9 и 10.

В исходном состоянии коммутаторы 5 и 6 установлены в состояние A (см. таблицу), блок управления переведен в режим 1, блок памяти очищен, а сумматор установлен в нуль °

571813

) lljo

)=1

М i/Î и) >>t>//) .=ó >> (Х/У), Ytl x

Л)> (О

После включения устройства блок управ лений импульсом с выхода а одновременно запускает AQH 1 и 2. После того, как на входы и 5 блока управлении с выходов

АЦП 1 и 2 поступают импульсы, свидетельств вующие об окончании каждым из них преобразования анало| код: у 1 -j) Х1(.) l он генерирует импульс на выходе P . По атой команде содержимоеп;/ ячейки с адре сом (f,1 ) передается в сумматор (сум» мируется. с его содержимым). Затем им» пульс с выхода л блока управления уве-. личивает содержимое сумматора 10 на еда ницу, а импульс с выхода о помещает результат (числопр 4 ) в ячейку с адресом (j,(J . После етого описанные действия циклически повторяются: снова генеорируется импульс на выходе ц блока управления и т. д.

В атом режиме устройство работает до тех пор, пока оператор не прекратит ее, либо пока (содержимое одной из ячеек блока памяти не достигнет максимально возможно го числа tn . При атом на выходе суммато», ра, соединенном со входом f блока управления 9, возникает импульс, останавливаю ший работу и срабатывает индикация, yzeзываюшая причину остап ова.

В результате в блоке памяти формируе т ся массив,, чисел rl" прннИмаЮщиХ зНаЧеНИй ® от нуля до rn . Число и / представляет со бой число одновременных преобразований аналогкод процессов Y(t) и ХИ 1с резуль татами j u j соответственно из общего числа нреобразований, равного где tn„è фпу - максимальные возможные зиц> Р чения l u j соответственно.

В режим определении и вывода регрессии

У на Х - регрессия У на Х определяется согласно формуле

f11 у

>(р / >l>i =! р> (y/х) = Ky>> (>/> ) my

n>Ä

1= где 1 и . результаты аналогоцифро вого преобразования, значений Х и У со ответственно;

Ку масштабный коаффицйентф 55

Я -, математическое ожидание.

В атом режиме в работе участвуют все блоки устройства, кроме А11П 1 и 2.

В исходном состоянии счетчики 3 и 4 очищены, в блохе памяти сформирор н мас » 60 сив чисел fi}>, сумматор и арифметический блок установлены в нуль, коммутаторы

5-7 переведены в состояние Б (см. таблн»пу), а блок управления в режим 2.

После запуска устройства в этом режиме блок управления генерирует импульс на вы» ходе Р, затем последовательно во време е ни на выходах р и b . После етого указанное сочетание атих трех импульсов цив лически повторяется, пока не, возникнет им пулы: переполнения на выходе счетчика 3, возвращающегося при этом в исходное соа» тояние. К этому моменту в сумматоре сформировало ивово о>,, а в арифметичеоиом блоке - число -Шы- ф> »

С приходом на вход ) импульса пере» полнения с выхода счетчика 3 блок управ ления генерирует последовательно во времени но одному импульсу на выходах

d и С . В результате арифметичеб», кяй блок вычисляет величину блок регистрации регистрирует число О и число (1), сумматор и арифметический блок сбрасываются в нуль", а содержимое счетчика 4 увеличивается - на единицу.

Далее описанная последовательность действий циклически повторяется, йри атом определяются и регистрируются пары чисел:, Ц j/ при 4 1,2,..., П . Импульс пе реполнення счетчика 4, поступая на вход

Ь блока управления, останавливает работу ус гройства. При атом включается cooTs вуюшая индикация причины останова.

В режиме определения н вывода регрессии л на У . Работа устройства отличается от описанной выше только тем, что комму»ф татор 7 устанавливают в состояние А, а блок управления меняет ролями выходы b и С: те импульсы, которые в предыду. шем режиме генерировались на выходе Ь появляются теперь на выходе С и наоборот.

Таким образом, счетчики 3 и 4 как бы мЮ няются местами, в результате аналогично предйдушему определяются величины

57183 и регистрируются пары чисел: j и (2)

Достоверность оценок регрессии при разлпчных значениях аргумента может быть различной, она тем больше, чем выше ве роятность соответствующих значений.

Не представляет трудностей вывод массиь ва чисел пр из блока памятй на цнфропе

8 чать илн непосредственно в QBM, что позволяет оперативно вычислять различные статистические характеристики процессов

ИГ и Yltl

Работа устройства описана для случая

X(4)p0 у(Ц О, однако, применение, например," дополнительного кода позволяет использовать устройство при любых поляр» ностяк входных сигналов.

Устройство для определения регрессии, содержащее блок управления, выходы кото, рого подключены соответсч Венно K - управляю - щим входам блока памяти, арифметического блока, блока регистрации и первого и вто торого аналогоцифровых преобразователей, информационные входы которых являются входами устройства, а выходы через первый и второй коммутаторы соответстВенно под клочены к соответстврощим входам блока памяти, выход которого соединен со входом арифметического блока, подключенного вы ходом к первому инфорьищнонному входу блока регистрации, о т л и ч а ю щ е ес я тем, что, с целью повышении быстро

Я действия, s устройство введены первый и второй счетчики, дополнительный коммутатор и сумматор, управляющие входы которого подклочены к соответствующим выходам блока управления, вход слагаемых к вы ходу блока памяти, à выход суммы ко входу блока памяти и второму входу ариф метического блока, третий вход которого соединен с первым выходом дополнительноге коммутатора, второй выход которого подво чен ко второму информационному входу бло ка регистрации; входы дополнительного ком мутатора соединены соответственно с выхо дами первого и второго счетчиков, входы которых подключены к соответствующим вью ходам блока управления, другие, входы которого соединены соответственно с управ иво щим выходом сумматора, с выходами первого и второго аналого-цифровых преобразовате- лей и с выходами первого и второго счетчиков, разрядные выходы которых подклк » чены соответственно ко вторим входам пер» вого и второго коммутаторов»

Источники информации, принятые во вни мание при экспертизе.

1. Авторское суидетельство СССР

М 3131212, МКЛ & 06 6 15/36„1971 r.

2. Авторское свидетельство СССР

Ии 263295, ЯКЛ 6 06 F 15/36, 1Э70 r.

671813

С оставитель Вв ЖОвинсенй

Редактор Л. Утехина Техред О. ЛугDBBQ Корректор С. Патрушева

Заказ 3034/34 Тираж 818 Подписное

ИНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открнтий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4