Устройство для контроля и исправления передаваемой информации

 

г

Оц 572829 они

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 05.11.75 (21) 2187898/24 с присоединением заявки №вЂ” (23) Приоритет (51) М. Кл.е G 08С 25/00

Государственный комитет

Совета Министров СССР

IIo делам изобретении и открытий

Опубликовано 15.09.77. Бюллетень № 34

Дата опубликования описания 07.10.77 (53) УДК 681.3(088.8) (72) Авторы изобретения

К. К. Ещин, А. К. Заволокин, В. И. Заровский, А. A. Мошков, И. Ф. Мусатов, В. И. Рейнер и Е. К. 1Оферова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ИСПРАВЛЕНИЯ

П ЕР ЕДАВАЕМО Й И НФО РМАЦИ И

Изобретение относится к области цифровой вычислительной техники и передачи информации и может быть использовано, например, в

ЦВМ, в которых информация передается, хранится и обрабатывается в корректирующем коде.

Известны устройства для контроля и ис.правления ошибок в линейных, групповых корректирующих кодах:(1). Зти устройства позволяют исправлять ошибки высокой кратности, но не могут, работать в случае устойчивых искажений, имеющих вид .полного исчезновения сигнала или .появления ложного сигнала, а также создают большие задержки при исправлении ошибок.

Из известных устройств для контроля и исправления ошибок наиболее близким по технической сущности и достигаемому результату к заявляемому является устройство, содерi amåå обнаружители ошибок кратности 1 и

1+1, входы которых подключены к прямым и инверсным входным шинам устройства, локализатор ошибок кратности 1, соединенный выходами с первыми входами корректора ошибок кратности 1, выходы которого являются выходными шинами устройства (21. Это устройство обладает огра ниченными функциональными возможностями, поскольку оно не может исправлять ошибки кратности t+1, в том числе в случае ординарного потока устойчивых ошибок во входной информации.

Целью изобретения является расширение .функциональных возможностей устройства путем увеличения кратности исправляемых ошибок от 1 до t+1 в информации, .представленной корректирующим кодом с кратностью обнаруживаемых ошибок d» t+1 в случае ординарного,потока отказов, при котором велика

10 вероятность того, что до появления устойчивой ошибки, кратности t+1 во входной инфор,мации возникает устойчивая ошибка кратности, не превышающей 1.

Поставленная цель достигается тем, что в

15 устройство для контроля и исправления ошибок передаваемой информации введены первая и вторая группы элементов И, группа элементов ИЛИ, регистр запоминания номера искаженного разряда, блок управления инверсией, 20 первый вход которого соединен с обнаружителем ошибок кратности t+l,,ïåðâàÿ и вторая труппы выходов соединены с первыми входа,ми первой и второй, групп элементов И соответственно. Выходы первой и второй групп

25 .элементов И соединены с первыми и вторыми входами группы элементов ИЛИ, выходы которой соединены с входами локализатора ошибок кратности 1 и с вторыми входами корректора ошибок кратности t. Причем выходы ло30 кализатора ошибок кратности 1 соединены с

572829

15

Зо

4О

60 первыми входами рсгистра, вторые в оды которого соединены с вы: одом оонаружигсля ошибок кратности t, а выходы pcrпл.р» >н>дключены к вторым входам блока управления инверсией. Прп этом вторыс»ходы iicJ)ii<>ii и второй групп элементов 11 соединены с прямыми и инверсными входными шинами устройства соответственно.

На чертеже показана структурная блок-схема предлагаемого устройства, содержащего обнаружители 1 и 2 ошибок кратности t и t+

+1 соответственно, локализатор 3, корректор

4 ошибок кратности t, первую 5 и вторую 6 группы элементов И, группу элементов ИЛИ 7, регистр 8 запоминания номера искажеш>ото разряда, блок 9 управления инверсией, прямые

10 и инверсные 11 входные н<ииы и выходные ,шины 12.

Устройство работает следующим образом.

В исходном состоянии, при отсутствии ошибок во входной информации, на первой, группе выходов блока 9 управления инверсией формируются разрешающие сигналы, обеспечивающие прохождение входных сигналов с пря,мых входных шин 10 устройства без инверсии через группу 5 элементов И и группу элементов ИЛИ 7 на входы корректора 4 и далее на выходные шины 12 устройства.

При.появлении во входной информации ошибок кратности, не превышающей 1, элементы

И 5 <продолжают оставаться открытыми. Локализатор 3 определяет места ошибок, корректор 4 исправляет их. Одновременно по сигналам обнаружителя 1 ошибок кратности

t и локализатора номер одного из устойчиво искаженных разрядов заносится в регистр 8.

Сигналы на выходах блока 9 управления инверсией не изменяются, При появлении во входной информации ошибки кратности t+1 обнару)китель 2 формирует сигнал, вызывающий изменение сигналов на выходах блока 9, соответствующих разряду, номер которото зафиксирован в регистре 8. В результате в указанном разряде закрывается элемент И 5 и открывается элемент

И 6, пропуская на вход корректора 4 инверсный входной сигнал. Поскольку в число t+1 искаженных разрядов входит и указанный разряд (в противном случае имеем дело с искажениями не менее чем в t+2 разрядах), инверсия информации в этом разряде исправляет ошибку в нем и снижает общую кратность ошибки до величины 1. Такая ошибка исправляется, корректором, и на выходных шинах устройства формируется правильная информация.

Если в последующих входных комбинациях число искаженных разрядов оказывается меньше 1+1, сигнал на выходе обнаружителя 2 исчезает и восстанавливается первоначальное состояние выходов блока 9 управления инверсией. Все элементы И 5 открыты, все элементы И 6 закрыты. При очередном появлении иска)копий в /+ 1 J)3:>рядах входной пи<()ор мании обнару)китель DHOBb сраоатывает, и устройств<> работает, как описано выше.

Применение новых элементов — регистра запоминания номера искаженного разряда, блока управления инверсией, .групп элементов И, ИЛИ и соответствующих связей — обеспечивает в случае ординарного потока устойчивых искажений разрядов входчой информации исправление ошибок кратности 1+1 в корректирующих кодах, в которых теоретическая (для произвольных отказов),кратность исправляемых ошибок равна t,ïðè условии, что кратность d обнаруживаемых кодом ошибок,,равна или больше 1+1. Таким образом, предла,гаемос устройство обладает более широкими функциональными возможностями и, следовательно, обеспечивает более высокую вероятность исправления ошибок в передаваемой информации по сравнению с известными устройствами.

Формула изобретения

Устройство для контроля и исправления передаваемой информации, содержащее обнаружители ошибок кратности t и t+1, входы которых подключены к прямым и инверсным входным шинам устройства, локализатор ошибок кратности t, соединенный выходами с первыми входами корректора ошибок кратности Г, выходы которого являются выходными шинами устройства, о т л и ч а ю,щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены первая и вторая .группы элементов И, группа элементов ИЛИ, регистр запоминания номера искаженного разряда, блок управления инверсией,,первый вход которото соединен с обнаружителем ошибок кратности 1+1, первая и вторая, группы выходов соединены с первыми входами первой и второй групп элементов И соответственно, выходы первой и второй грулп элементов И соединены с первыми и вторыми входами группы элементов ИЛИ, выходы которой соединены с входами локализатора ошибок кратности

t и с вторыми входами корректора ошибок кратности t, .причем выходы локализатора ошибок кратности 1 соединены с первыми входами регистра, вторые входы которого соединены с выходом обнаружителя ошибок кратности t, а выходы регистра подключены к вторым входам блока управления инверсией, при этом вторые входы первой и второй групп элементов И соединены с прямыми и инверсными входными шинами устройства соответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 335689, кл. G 06F 11/00, 1972.

2. Патент США № 3623155, кл. 340-146.1, 235-153, 1971.

572829

Составитель И. Грибков

Техред И. Михайлова

Корректор Н. Аук

Редактор Т. Юрчикова

Подписное

Типография, пр. Сапунова, 2

Заказ 2217/15 Изд. № 731 Тираж 778

11ПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раугпская наб., д. 4/5