Аналого-цифровой интегратор

 

я g

ИЗОБРЕТЕН КЯ

57864-

СО Оз Сбветскйх

Сй иаячстмчОских

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.06.76 (21) 2373321/18-24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 30.10,77. Бюллетень № 40 (45) Дата опубликования описания 28.01.78 (51) М Кл 2 G 06.1 1/00

Ci 060 7/1". гес/дарственный комитет

Совета Министров СССР по делам изооретений и открьний (53) УДК 681.335(088.8) (72) Авторы ,изобретения

А. М. Матяш и В. И. Агибалов (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть применено при построении средств аналого-цифрового моделирования.

Известны аналого-цифровые интеграторы.

В одном из известных аналого-цифровых интеграторов входная аналоговая величина преобразуется в код, а интегрирование ведется с помощью цифрового интегратора (1).

Недостатком этого интегратора является низкая точность интегрирования, обусловленная тем, что интегрируется не сама входна,I величина, а ее цифровой постоянный на интервале интегрирования эквивалент.

Известен также .наиболее близкий по техническому решению к изобретению аналогоцифровой интегратор, содержащий интегрирующий усилитель, первый вход которого подключен к источнику входного сигнала, а выход соединен с входом аналого-цифрового преобразователя (2). Достижение на интегрирующем усилителе порогового значения положительного или отрицательного знака ф иксируется реверсивным счетчиком, содержимое разрядов которого преооразуется в эквивалентные значения токов, а последние суммируются с помощью операционного суммирующего усилителя с током, эквивалентным выходному напряжению операционного интегри2 рующего усилителя. Недостаток прототипа состоит в том, что в процессе интегрировани: производится переключение наиболее ответственных вычислительных элементов, что снижает точность вычислений.

Цель изобретения — повышение точност интегрирования.

Это достигается тем, что в интегратор anãдены цифро-аналоговый преобразователь

10 блок суммирования кодов приращения интеграла, выход которого является выходом и:iтегратора, а вход подключен и выходу аналого-цифрового преобразователя, соединенному через цифро-аналоговый преобразователь с

1о вторым входом интегрирующего усилителя.

На чертеже приведена блок-схема предлагаемого аналого-цифрового интегратора. Она содержит интегрирующий усилитель 1, обес20 печивающий интегрирование входного сигнала и сигнала обратной связи, аналого-цифровой преобразователь 2, подключенный к выходу усилителя 1 и служащий для образования . кода приращения интеграла на интервале ша25 га интегрирования Т „,, цифро-аналоговый преобразователь 3, отодсоединенный к выход, преобразователя 2, предназначенный для формирования сигнала обратной связи для усилителя 1, блок 4 суммирования кодов приращ зо ния интеграла на интервале Т, подключен578645

Т>и

U (i)Ж— ти, U.„=Uzu, Rz>x

У! Тш>

R <>„C ну а процесс преобразований в преобразователе 3 и аум>мирования в блоке 4 повторяется.

В конце п-го интервала на выходе усилителя 1 напряжение равно пТ„, !

У = У -- y Л с U-()" — ах (» — >)> ш

U>z1 „Tu, Rz>cC

Иу а в блоке 4 фиксируется код, равный сумме ,кодов, эквивалентных напряжениям на выходе усилителя 1 в моменты концов всех пройденных интервалов интегрирования и и — I,пТн, иу ív 1> C У вх (>)

u — I

>ш %> \ У

Rz>c C

Так как в интеграторе задается R„C= Т, то эта саима в точности равна интегралу 0Т входного сигнала за время интегрирования и пТн, YU, = — U „,(ЦЖ.

>> ux о

Таким образом, код, полученный на выходе интегратора в моменты f< — — iT, пде i=1, 2, 3,..., п, является кодом интеграла, от входного напряжения за время интегрирования от 0 до 1, . .:Kam ви дно из изложенного, расширение динамического диапазона в предлагаемом инте3 ный к выходу преобразователя 2, а выходо>>м — к выходу устройства.

Рассмотрим процесс интегрирования из исходного состояния с момента t=0, если на вход интегратора подано напряжение U (i)

В конце первого интервала интегрирования напряжение на выходе интегрирующего успJIHTeJIII 1 IIPH Условии, что У наи. уси. =О, Равно

Тш

u, =-, (и,„>>>».

1 о

В этот >мосмент преобразователь 2 производит аналого-цифровое преобразование, код, эквивалентный UI „,, преобразователем 3 преобразуется в напряжение U, которо подается на второй вход усилителя 1, и он же засылается в блок 4, пде суммируется с ранее на копленным значением (на первом шаге— с нулем). В конце второго интервала интегрирования напряжение на выходе усилителя 1 равно граторе осуществляется за счет отрицательной обратной связи, благодаря которой на очередном участке интегрирования полностью ком пенсируется напряжение предыдущего участка. Динамический, диапазон усилителя на интервале интегрирования Т,„, равен, как обычно, 10

Формула изобретения

60

Лналого-цифровой интегратор, содержащий интегрирующий усилитель, первый вход которого подключен ас источнику входного сигнала, а выход соединен с входом аналогоцифрового преобразователя, о т л и ч а ю щ и йс я тем, что, с целью:повышения точности интегрирования, в него введены цифра-аналоговый преобразователь и блок суммирования кодов приращения интеграла, выход которого является выходом интегратора, а вход подключен к выходу аналого-цифрового >преобразователя, соединенному через цифра-аналоговый преобразователь с вторыiI входом интегрирующего усилителя, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Х 397922, кл. G 06G 7/18, 1974.

2. Лвторское свидетельство СССР Ve 301713, кл, G 06G 7/18, 1969. вых. макс, „, U

»иу

У вх. мин. .иу

Для всего устройства этот диапазон расши реш ряется в п — Т раз, где 1р, — полное вреш мя интегрирования.

Следовательно, Кд — — n Кд

> инт Лиу

Так как при аналого-цифровом моделировании интервал интегрирования (обмена) мал, то расширение динамического диапазона

20 весьма значительно (например в 2000 раз при

tðp, — — 200 с и Т = 0,05 с).

Повышение точности интегрирования обусловлено тем, что в предлагаемом интеграторе непрерывно интегрируется непосредственно

25 сам входной сигнал, а не его постоянный На шаге эквивалент.

Этому также способствует то, что в лроцессе интегрирования в схеме интегрирующего усилителя не >производится никаких лереЗ0 >ключений, хотя весь диапазон его выходных напряжений иапользуется для представления приращения интеграла на малом интервал", а не на всем времени интегрирования.

Практическое изготовление предложенного интегратора не вызывает трудностей. Схема интегратора строится из стандартных выпускаемых отечественной промышленностью эл.ментов (преобразователи, интегрирующие усилители и т. п.).

538645

Г

Составитель С. Белан

Текред А. Камышникова

Редактор И. Грузова

Корректор E. Хмелева

Заказ 8355

Подписное

МОТ, Загорский филиал

Изд. № 883 Тираж 818

НПО Государственного комитета Совета Министров СССР по делам .изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5