Устройство для последовательного сложения и вычитаний чисел

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ . Гc.-;-ñ; (11}-579613

Сна Сванетских

СацНаамстически к

Реааубамк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к аат. саид-ву— (22) Заявлено о7,о4,76 (21} 2344411/18-24 с присоединением заявки Pk— (23} Приоритет— (43) Опубликовано 051177 Бюллетень М 41 (45) Дата онубликования ымкмма 30.11.77 (51) Ы. Кл.

6 06 F 7/385

ГввФацатаиай виптт

Оееа Мваастуав ВОР юе рая иабуеити!

1 ийфмп6 (53) УДК

681. 325.5(088.8) (72) Авторы изобретения

Ф.A.×åðêàøèí, В.Х.Зинченко, Н.В.Ващенко и Г.И.Лагин

1) Научно-исследовательский и опытно-конструкторский институт р автоматизации черной металлургии

{ 54 ) УСТРОИСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО СЛОЖЕНИЯ

И ВЫЧИТАНИЯ ЧИСЕЛ

Изобретение относится к вычислительной технике н предназначено для сложения-вычитания двоично-десятичных и двоичных чисел.

Известен сумматор-вычитатель для двоично-кодированных десятичных чисел содержащий одноразрядный сумматор, преобразователь двоичного кода в десятичный для осуществления коррекции результатов в случае переносов между 10 двоично-десятичными числами и линии задержки (11.

Однако это устройство сложно и содержит значительное число линий задержки.

Известно малогабаритное вычислительное устройство, содержащее четыре регистра, суммагор последовательного действия и ряд цепей с логическими элементами(2) . Недостатком этого устрой- ЯО ства для выполнения операций сложения-вычитания является значительная аппаратурная избыточность.

Наиболее близким по технической сущности к изобретению является уст- 25 ройство для последовательного сложения и вычитания чисел, содержащее одноразрядный сумматор-вычитатель, сдвиговые регистры первого и второго слагаемых, блок коррекции, элемент задерж- 80 ки, элементы И и ИЛИ. Первый и второй входы сумматора-вычитателя соединены с выходами младших разрядов сдвиговых регистров соответственно первого и второго слагаемых, а выход сумматора подключен ко входу старшего разряда сдвигового регистра первого слагаемого 13) . Однако это устройство сложно.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в предложенном устройстве сдвиговый регистр второго слагаемого содержит дополнительный разряд, выход которого подключен ко входу старшего разряда этого регистра, а вход — к выходу блока коррекции. Первый, второй и третий входы блока коррекции подключены к выходам трех старших разрядов сдвигового регистра первого слагаемого, четвертый вход — к выходу первого элемента И, первый вход которого через элемент задержки подключен к выходу переноса одноразрядного сумматора-вычитателя, а второй вход — к шине разрешения переноса. Пятый вход блока коррекции подключен к первому управляющему входу устройства. Выход блока коррекции подключен к первому

579613 входу элемента ИЛИ, выход которого соединен со вторым и третьим старшими разрядами сдвигового регистра второго слагаемого. Второй вход элемента

ИЛИ соединен с заисодом второго элемента И, первый вкод которого подключен к выходу первого элемента И, а второй вход — ко второму управляющему входу устройства.

На чертеже изображена схема устройства.

Устройство для последовательного сложения и вычитвыия содержит сдвиговые регистры первого 1 и второго 2 слагаемых, одноразрядный сумматор-вычитатель 3, элемент задержки 4, пер15 вый элемент И 5, шину 6 разрешения переноса, блок коррекции /, элемент

ИЛИ 8 и второй элеиент И 9. и второй элемент И 9.

Первый и второй входы сумматоравычитателя 3 соединены с младшими разрядами регистров 1 и 2, а выход сумМы подключен ко входу ствршего разряда регистра 1. Регистр 2 включает дополнительный разряд 10, выход которо- 25 го подключен к старшему входу этого регистра, а вход — к выходу блока коррекции 7, первый, второй и третий вхогЫ которого подключены к выходам трех старших разрядов регистра 1, чет- ЗО вертый вход — к выходу элемента И 5, первый вход которого через элемент задержки 4 подключен к выходу переноса, сумматора-вычитатедя 3, а второй вход— к шине б . Пятый вход блока коррек- ;у ции 7 подключен к первому управляющему входу 11 устройства. Выход блока коррекции 7 подключен к первому входу элемента ИЛИ, выход которого соединен со вторым и третьим старшими разряда- 4О

Ми регистра 2. Второй вход элемента

ИЛИ 8 соединен с выходом элемента И 9, первый вход которого подключен к выходу элемента И 5, а второй вход — ко второму упранляющему входу 12 устрой @; ства.

Устройство работает следующим образо лВ режиме сложения двоично-десятичных чисел слагаемые заносятся н ре- бв гистры 1 и 2. Далее режим сложения обеспечивается подачей синхроимпульсов в цепи сдвига (на чертеже не показаны) этих регистров. В результате сдвига чисел на сумматоре-вычитателе 3 с цепью переноса, включающей элемент задержки 4 и элемент И 5, выполняется процесс сложения кодов десятичных цифр как двоичных чисел.Результат сложения заносится в регистр

1. С помощью элемеита И 5 при отсутствии сигнала на шине 6 осуществляет-. ,ся блокировка сигнала переноса при коррекции. По окончании процесса сложения кодов цифр каждой декады на управляющий вход 11 блока коррекции

7 подается сигнал . При "-том, если н самой старшей декаде регистра J число pdBH0 десяти или больше, а также н случае переносов между дноично-десятичными числами на выходе блока коррекции 7 формируется сигнал коррекции. Этот сигнал подается н допол нительный разряд 10, - также через элемент ИЛИ 8 н 3-й и 4-й разряды старшей декады регистра 2 (т.е. код

0110 — шесть при использовании дноично-десятичного кода 8421) .

После выполнения первого цикла сложения н регистре 1 находится полученная сумма, а н регистре 2 н соот-ветствующих декадах — коды коррекции, В процессе выполнения второго цикла сложения к полученной сумме прибавляются коды коррекции по декадам. Причем единица, записанная н дополнительный разряд 10, сдвигается одновремен,но с кодами коррекции и прибавляется к соответствующему разряду кода следующей декады регистра 1. Результат вычисления также находится н регистре 1.

В режиме вычитания двоично-десятичных чисел уменьшаемое и нычитаемое в прямых кодах заносятся н регистры 1 и 2 соответственно. Процесс вычитания осуществляется также н прямых кодах. Разность заносится н регистр

При наличии разрешающего сигнала на управляющем входе 12 код коррекции

0110 (шесть) формируется по цепи элементов И 9, ИЛИ 8 и подается н старшую декаду регистра 2. Сдвиг кода коррекции осуществляется аналогично сдвигу в режиме сложения.

При выполнении второго цикла вычитания из полученной разности вычитает ° ся код коррекции. При этом если вычитаемое больше уменьшаемого, то результат получают в дополнительно л коде без коррекции.

Процесс сложения-вычитания двоичных чисел выполняется за один перный цикл аналогично описанному выше.

Предложенное устройство внедрить в системе автоматического измерения массы шихты на ходу н металлургическом производстве. Внедрение устройства позволит упростить систему и повысить надежность ее работы.

Экономический эффект по предварительным данным может составить до

5 тыс руб. в год.

Формула изобретения

Устройстно для последовательного сложения и вычитания чисел, содержащее одноразрядный сумматор-нычитатель, сднигоные регистры перного и второго слагаемых„ блок коррекции, элемент задержки, элементы И и ИЛИ, причем первый и второй входы сумма579613

Японии 9 49--2В212, 1975.

Франции 9 2151477, /00, 1973.

2. Патент кл. 97 (7) Н9, 3. Патент кл. G06 F 7

Составитель В. Березкин

Техред 3 ° Фанта Корректор М.Демчик

Редактор Л. Утехина

Подписное

Тираж 818

Заказ 4396/45

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 тора-вычитателя соединены с выходами младших разрядов сдвиговых регистров соответственно первого и второго слагаемых, а выход сумматора-вычитателя подключен ко входу старшего 5 разряда сдвигового регистра первого слагаемого, о т л и ч а ю щ е в с я тем, что, с целью упрощения устройства, сдвиговый регистр второго слагаемого содержит дополнительный разряд, выход которого подключен ко входу старшего разряда этого регистра, а вход— к выходу блока коррекции, первый, второй и третий входы которого подключены к выходам трех старших пазрядов сдвигового регистра первого слагаемо15 го, четвертый вход — к выходу первого элемента И, первый вход которого через элемент задержки подключен к выходу переноса одноразрядного сумматора-вычитателя, а второй вход — к шине раз- ЯО решения переноса, пятый вход блока коррекции подключен к первому управляющему входу устройства, выход блока кор рекции подключен к первому входу элемента ИЛИ, выход которого соединен со вторым и третьим старшими разрядами сдвигового регистра второго слагаемого, второй вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого подключен к выходу первого элемента И, а второй вход — ко второму чправляющему входу устройства.

Источники информации, принятые во внимание при экспертизе:

1. Патент США Р 3694642 кл. 235-170, 1972.