Аналого-цифровой преобразователь

 

рц 580640

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респубчнк (61) Дополнительное к авт. свид-ву (22) Заявлено 23,01.76 (21) 2316220/21 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.11.77. Бюллетень № 42 (45) Дата опубликования описания 10,11.77 (51) М. Кл 2 Н ОЗК 13/02

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 621.325(088.8) (72) Авторы изобретения К. В. Сафронова, В. П. Сафронов, В. П. Шевченко и В. М. Шляндин (71) Заявитель

Пензенский политехнический институт (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к электроизмерительной технике и может быть использовано в информационно-измерительных системах.

Извсстен аналого-цифровой преобразователь следящего типа, содержащий сравнивающее устройство, дешифратор, элементы И и

ИЛИ, который имеет переменный шаг квантования по уровню и обеспечивает повышенную скорость отработки входного сигнала (17

Однако такое устройство имеет низкую динамическую точность.

Наиболее близким по технической сущности является аналого-цифровой преобразователь, содержащий разностный усилитель, выход которого через последовательно соединенные фиксатор и блок пороговых элементов подключен к дешифратору, три регистра, сумматорвычитатель, подключенный через цифро-аналоговый преобразователь к входу разностного усилителя, три элемента И вЂ” ИЛИ вЂ” И, входы которых соединены с выходами соответствующих резисторов, подключенных к выходу дешифратора, а выходы подключены к соответствующим входам элемента ИЛИ, выходы которого соединены с входами сумматора-вычитателя, синхронизация работы которого осуществляется устройством управления (27.

Недостатком такого устройства является низкая динамическая точность и помехоустойчивость процесса преобразования.

Целью изобретения является повышение динамической точности и помехоустойчивости преобразователя.

Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий цифро-аналоговый преобразователь, вход которого соединен с выходом первого сумматора-вычитателя и с входом первого регистра, а выход соединен с первым входом разностного 0 усилителя, второй вход которого соединен с входной шиной, выход разностного усилителя через фиксатор соединен с входами блока пороговых элементов, выходы которого через дешифратор соединены с входом второго регистра, выход которого соединен соответственно с первым входом первого сумматора вычитателя, с входами первого элемента И вЂ” ИЛИ—

И и третьего регистра, выход которого соединен с входами второго элемента И вЂ” ИЛИ вЂ” И и четвертого регистра, выход которого соединен с входом третьего элемента И вЂ” ИЛИ вЂ” И, выходы первого, второго и третьего элементов

И вЂ” ИЛИ вЂ” И соединены с соответствующими входами элемента ИЛИ, дополнительно введены два регистра, два элемента И вЂ” ИЛИ вЂ” И, сумматор-вычитатель, причем выход элемента

ИЛИ через дополнительный сумматор-вычитатель соединен со вторым входом первого сумматора-вычитателя и с входом первого дополнительного регистра, выход которого через

580640 первый дополнительный элемент И вЂ” ИЛИ вЂ” И соединен с третьим входом элемента ИЛИ и с входом второго дополнительного регистра, выход которого через второй дополнительный элемент И вЂ ИЛИ в соединен с пятым входом элемента ИЛИ.

Структурная схема аналого-цифрового преобразователя приведена на чертеже.

Устройство содержит цифро-аналоговый преобразователь 1, разностный усилитель 2, фиксатор 3, блок пороговых элементов 4, дешифратор 5, регистры 6 — 10, элементы И—

ИЛИ вЂ” И 11 — 15, элемент ИЛИ 16, сумматоры-вычитатели 17, 18 и регистр 19.

Принцип работы преобразователя состоитв том, что в начале каждого такта преобразования производится оценка разности между преобразуемой и уравновешивающей величинами. Значение приращения уравновешивающей величины, вводимого в данном такте вычисляется путем алгебраического суммирования результатов оценок трех разностей и значения приращения уравновешивающих величин в двух предыдущих тактах,преобразования с учетом весовых коэффициентов. Разностный усилитель 2 выделяет и усиливает эту разность. Фиксация разности фиксатором 3 и затем опрос блока пороговых элементов 4, дешифрация блоком 5 унитарного кода, образующегося на выходах блока пороговых элементов, и занесение в регистр 6 двоичного кода, являющегося числовым эквивалентом разности, производится в момент времени, совпадающий с началом такта преобразования. Регистры 7 и 8, предназначенные для хранения двоичных кодов, являются числовыми эквивалентами разностей.

Элемент И вЂ” ИЛИ вЂ” И 11 позволяет осуществить суммирование двоичного кода с содержимым сумматора-вычитателя 17 в два приема: со сдвигом на один разряд влево и без сдвига в прямом коде, что соответствует умножению на три. Элемент И вЂ” ИЛИ вЂ” И 12 позволяет осуществить суммирование двоичного кода со сдвигом на один разряд влево и без сдвига в обоих случаях с инверсией, что соответствует умножению на три. Суммирование кодов выполняется элементами И вЂ” ИЛИ вЂ” И

13 и 15 без сдвигов в прямом и инверсном коде, что соответствует умножению на «+1» и « — 1». Элемент И вЂ” ИЛИ вЂ” И 14 позволяет осуществлять суммирование двоичного кода со сдвигом влево на один разряд, что соответствует умножению на два. Элемент ИЛИ 16 позволяет осуществлять коммутацию выходов элементов И вЂ” ИЛИ вЂ” И 11 — 15 к входу, сумматора-вычитателя 17, После осуществления всех операций суммирования, в,сумматоре-вычитателе 17 образуется двоичный код,приращения уравновешивающей величины, который затем суммируется с содержимым сумматоравычитателя 18. Уравновешивающая величина

4 образуется на выходе аналого-цифрового преобразователя при поступлении на его вход нового числового значения кода с сумматора-вычитателя 18, К концу такта преобразования двоичный код из регистра 7 переписывается в регистр 8, а из регистра 6 двоичный код переписывается в регистр 7, регистр 6 подготавливается для принятия новой информации в начале следующего такта, в тоже время информация из регистра 9 переписывается в регистр 10, а регистр 9 подготавливается для принятия двоичного кода приращения уравновешивающейвеличины, сформированной в данном такте.

Введение новых функциональных узлов и связей позволяет повысить динамическую точность и улучшить помехоустойчивость.

Формула изобретения

Аналого-цифровой преобразователь, содержащий цифро-аналоговый преобразователь, вход которого соединен с выходом первого сумматора-вычитателя и,с входом первого регистра, а выход соединен с первым, входом разностного усилителя, второй вход которого соединен с входной шиной, выход разностного усилителя через фиксатор соединен с входами блока пороговых элементов, выходы которого через дешифратор соединены с входом второго регистра, выход которого соединен соответственно с первым входом первого сумматоравычитателя, с входами первого элемента

И вЂ” ИЛИ вЂ” И и третьего регистра, выход которого соединен с входами второго элемента

И вЂ” ИЛИ вЂ” И и четвертого регистра, выход которого соединен с входом третьего элемента

И вЂ” ИЛИ вЂ” И, выходы первого, второго и третьего элементов И вЂ” ИЛИ вЂ” И соединены с соответствующими, входами элемента ИЛИ, о тл ич а ю щи и с я тем, что, с целью повышения динамической точности и помехоустойчивости преобразователя, в него дополнительно введены два регистра, два элемента И вЂ” ИЛИ вЂ” И, сумматор-вычитатель, причем выход элемента

ИЛИ через дополнительный сумматор-вычитатель соединен со вторым входом первого сумматора-вычитателя и с входом первого дополнительного регистра, выход которого через первый дополнительный элемент И вЂ” ИЛИ вЂ” И соединен с третьим входом элемента ИЛИ и с входом второго дополнительного регистра, выход которого через второй дополнительный элемент И вЂ” ИЛИ вЂ” И соединен с пятым входом элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе изобретения

1. Патент США, Ме 3710377, кл. 340-347, 11.01.71.

2, Авторское свидетельство СССР М 486470, кл. Н ОЗК 13/02, 30.10.73, 580640

Составитель А. Титов

Редактор 8. Смирягина

Корректор Н. Аук

Техред Н. Рыбкина

Подписное

Типография, пр. Сапунова. 2

Заказ 2460/9 Изд. № 888 Тираж 1080

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5