Временной дискриминатор

Авторы патента:

H03K5/18 - Способы и устройства для формирования и преобразования импульсов, не отнесенных к какой-либо группе данного подкласса (схемы регенеративного действия H03K 3/00,H03K 4/00; с использованием нелинейных магнитных или диэлектрических устройств H03K 3/45)

О П И С А Н И Е пц 586558

ИЗОБРЕТЕНИЯ

Оаюз Советских

Социалистических

Респуолик (61) Дополнительное к авт. свид-ву (22) Заявлено 08.12.75 (21) 2195643/18-21 с присоединением заявки Ле (23) Приоритет (43) Опубликовано 30.12.77. Бюллетень ¹ 48 (45) Дата опубликования описания 06.02.78 (51) М.Кл.а- Н 03 К 5/18

Гасударственный комитет

Совета Министров СССР (53) УДК. 621 373 33 (088.8) по делам изобретений и открытий (72) Авторы изобртетения

И, Я. Метелица, Э. В. Арбенин и А. Н. Виницкий (71) Заявитель (54) ВРЕМЕННОЙ ДИСКРИМИНАТОР

Изобретение относится к импульсной технике и предназначается для определения знака временного рассогласования между двумя импульсами.

Известен временной дискриминатор, содержащий RS-триггер из двух логических элементов И-НЕ, один:вход которого соединен с первым входом выходного логического элемента И-HE и первым входом временного дискриминатора, а второй вход выходного логического элемента И-НЕ соединен с выходом

RS-триггера (1).

Однако это устройство имеет недостаточный временной диапазон дискриминации.

Целью изобретения является расширение временного диапазона дискриминации.

Поставленная цель достигается тем, что во временной дискриминатор, содержащий К$триггер из двух логических элементов И-НЕ, один вход которого соединен с первым входом выходного логического элемента И-НЕ и первым входом временного дискриминатора, а второй вход выходного логического элемента

И-НЕ соединен с выходом RS-триггера,,введен дополнительный элемент И-НЕ, первый вход которого подключен к второму входу временного дискриминатора, второй вход соединен с выходом выходного логического элемента И-НЕ, а выход дополнительного логического элемента И-НЕ, соединен со вторым входом RS-триггера.

На чертеже представлена структурная электрическая схема временного дискриминатора„

5 Устройство содержит RS-триггер 1 на логических элементах И-НЕ 2 и 3 и логические элементы И-HE 4 и 5.

Пусть опорный импульс, подаваемый на первый вход временного дискриминатора, опе10 режает контрольный, подаваемый на второй вход, что соотвстствует таад топ тконтр.

В момент прихода опорного импульса на втором входе устройства появится логическая

15 «1», а на первом входе вЂ” логический «О», При этом на выходе RS-триггера 1 будет логическая «1». Этот сигнал будет поддерживать логический «О» на выходе логического элемента

И-НЕ 2 и логическую «1» ьна выходе RS20 триггера 1.

Таким образом, на одном из входов логического элемента И-НЕ 4 будет логическая «1», а па первом входе устройства вЂ” логический

«0». На выходе логического элемента И-НЕ

25 4 будет логическая «1». С появлением контрольпого импульса на первом входе устройства появится логическая «1», которая не изменпт состояния RS-триггера 1, так как к другому сго входу прикладывается логический

30 «О».

586558

Составитель А. Артюк

Тсхред И. Михайлова Корректоры: И. Позняковская и О. Тюрина

1 едактор H. Коляда

Заказ 2997j19 Изд. ¹ 111 Тираж 1080

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4j5

Подписное

Типография, пр. Сапунова, 2. С появлением контрольного импульса на входах логического элемента И-НЕ 4 появится логическая «1», в результате чего на выходе устройства потенциал станет равным

«О» на время длительности контрольного импульса.

Если контрольный импульс опережает опорный (та,д(т, вЂ” тк„,;р), то на первом входе устройства появится логическая «1», на втором входе вЂ” логический «О», вызывающий 10 появление логической «1» на выходе RS-триггера 1.

Наличие логической «1» на входе RS-триггера 1 обеспечивает логический «О» на его выходе и создает логическую «1» на выходе 15 устройства.

Появление опорного импульса не изменит состояния RS-триггера.

Если опорный импульс опережает контрольный на величину таад) тон êoíòð> то до 20 окончания опорного импульса работа устройства аналогична работе при тзад топ вЂ” тнонтр при этом сигнал, соответствующий логическому «О» с выхода устройства поступает на вход логического элемента И-НЕ 5 и под- 25 держивает на его выходе, а следовательно, и на одном из выходов RS-триггера потенциал, соответствующий логической «1», и после окончания опорного импульса (в течение длительности контрольного импульса).

Формула изобретения

Временной дискриминатор, содержащий

RS-триггер из двух логических элементов

И-НЕ, один вход которого соединен с первым входом выходного логического элемента

И-HE и первым входом временного дискриминатора, а второй вход выходного логического элемента И-НЕ соединен с выходом RS-триггера, отличающийся тем,что, сцельюрасширения временного диапазона дискриминации, в него введен дополнительный логический элемент И-НЕ, первый вход которого подключен к второму входу временного дискриминатора, второй вход соединен с выходом выходного логического элемента И-НЕ, а выход дополнительного логического элемента ИНЕ соединен со вторым входом RS-триггера, Источники информации, принятые во внимание при экспертизе

1. Патент США № 3755747, кл. 328 вЂ” 133, 1973.

Селектор импульсов по длительности // 584432

Селектор импульсов по длительности // 581578

Формирователь импульсов // 580583

Селектор импульсов по длительности // 577663

Компаратор // 577662

Устройство для определения временного положения основного максимума периодического сигнала // 577661

Дискриминатор импульсов по длительности // 577660

Устройство допускового контроля частоты следования импульсов // 577659

Амплитудно-временной преобразователь // 577652

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Формирователь инфранизкочастотных импульсов // 2132112

Изобретение относится к электротехнике и импульсной технике и может быть использовано для получения инфранизкочастотных импульсов, необходимых в цепях управления импульсной работой различных объектов железнодорожной автоматики, формируемых релейно-контактными узлами

Интенсиметр // 2146061

Изобретение относится к оборудованию систем автоматизации научных исследований в ядерной физике и смежных областях и может использоваться для измерения интенсивности импульсных сигналов, статистически распределенных во времени

Способ формирования спектрометрических импульсов и устройство для его осуществления (варианты) // 2165674

Генератор импульсов // 2231916

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Генератор импульсов // 2231917

Генератор субнаносекундных пучков электронов // 2242062

Изобретение относится к области формирования и генерирования пучков заряженных частиц и может быть использовано в катодолюминесцентном анализе вещества, плазмохимии, квантовой электронике и т.д

Способ получения субнаносекундного электронного пучка // 2244361

Управляемый генератор импульсов // 2254670

Изобретение относится к импульсной цифровой технике

Управляемый формирователь импульсов // 2257003

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (по фронту сигнала на первом управляющем входе, по нулевому уровню сигнала от замыкающей кнопки с подавлением дребезга при единичном сигнале на первом управляющем входе, при обнаружении пропуска импульса или “зависания” (прекращения изменения) сигнала на импульсном входе при разрешении единичными сигналами на первом и втором управляющих входах), и может быть использовано, например, в качестве формирователя импульсов системного сброса (RESET (RST)) устройства программного управления (УПУ) с энергонезависимым оперативным запоминающим устройством (ОЗУ) обслуживаемой или необслуживаемой микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с поддержкой режима аппаратного сторожевого таймера для перезапуска УПУ при “зависании” прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности