Стабилизатор постоянного напряжения

 

ц 588535

ОП ИСАН И Е

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свпд-ву (22) Заявлено 09.03.76 (21) 2331575/07 с присоединением заявки № (23) Приоритет (43) Опубликовано 1 .01.78. Бюллетень № 2 (45) Дата опубликования описания 01.02.78 (51) М. Кл. - 6 05Г 1, 56

Государственный комитет

Совета Министров СССР (53) УДК 621.316.722.1 (088.8) по делает изобретений н открытий 72) Авторы изобретения

T. М. Ильющенко и В. K. Цыбуков (71) Заявитель (54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

10 Принципиальная электрическая схема стабилизатора постоянного напряжения представлена на чертеже.

Стабилизатор постоянного напряжения содержит полевые транзисторы 1, 2 и 3, кото15 рые выполняют функции опорных, а также регулирующих элементов. Тип канала транзистора 2 совпадает с типом канала транзистора 1. Тип канала транзистора 3 противоположен типу канала транзистора 1. Сток

20 транзистора 1 подсоединен к плюсу источника питания, его исток — к базе биполярного транзистора 4 и к одному выводу резистора

5, а затвор — к истоку транзистора 2 и затвору транзистора 3. Другой вывод резистора 5, 25 сток и исток транзистора 3, а также затвор транзистора 2 соединены с шиной нулевого потенциала, сток транзистора 2 и коллектор транзистора 4 подключены к входному выводу. Нагрузка б подключена к эмиттеру тран30 зистора 4.

Изобретение относится к электротехнике.

Стабилизатор может быть использован в качестве источника опорного напряжения или источника питания для слаботочных схем.

Известен стабилизатор постоянного напряжения, содержащий опорный элемент на полевом транзисторе, составной регулирующий транзистор на двух биполярных транзисторах и усилитель обратной связи на биполярном транзисторе, причем эмиттер транзистора усилителя обратной связи через резистор соединен с источником питающего напряжения (1).

Недостатком такого стабилизатора является малый КПД из-за больших потерь мощности на резисторе в цепи эмиттера транзистора усилителя обратной связи.

Наиболее близким к изобретению является стабилизатор постоянного напряжения, содержащий полевой и биполярный транзисторы, сток и коллектор которых соответственно подсоединены к входному выводу, а исток и база через резистор — к общей шине, при этом эмиттер биполярного транзистора подключен к одному из выходных выводов (2). Недостаток этого стабилизатора — большая потребляемая им мощность и за счет этого низкий

КПД.

В целях повышения КПД в предлагаемый стабилизатор постоянного напряжения введены второй и третий полевые транзисторы, тип канала которых соответственно совпадает и противоположен типу канала первого полевого транзистора, причем сток второго транзистора подсоединен к входному выводу, а его исток соединен с затворами первого и третьего полевых транзисторов, затвор второго транзистора, а также сток и исток третьего транзистора подключены к общей шине.

588535

Стабилизатор постоянного напряжения работает следующим образом.

После включения напряжения питания транзистор 2 начинает проводить. Его затвор оказывается автоматически смещенным относительно истока за счет отрицательной обратной связи по току, которую создает транзистор 3, т. е. затвор транзистора 2 находится под запирающим напряжением, которое смещает переход затвор-канал транзистора 2 в обратном направлении. На затворе транзистора 3 появляется положительное напряжение, которое смещает переход затвор-канал этого транзистора тоже в обратном направлении.

Таким образом оба транзистора работают в режиме микротоков, величина которых составляет единицы микроампер. При превышении напряжения питания величины напряжения сток-исток транзистора 2 последний переходит в режим насыщения.

Известно, что полевой транзистор дает наиболее стабильный ток в режиме микротоков, когда переход затвор-канал смещен в обратном направлении и напряжение сток-исток превышает напряжение, при котором транзистор переходит в режим насыщения. Транзистор 2, работающий в таком режиме, дает высокостабильный микроток. Кроме того, дополнительная стабилизация этого тока осуществляется за счет обратной связи по току, которую создает транзистор 3.

Стабильный микроток транзистора 2 создает стабильное напряжение на транзисторе 3, которое подается на затвор транзистора 1 и смещает переход затвор-канал транзистора 1 в обратном направлении. Это смещение определяет стабильный ток и напряжение стокисток транзистора 1, при котором транзистор переходит в режим насыщения, 3а счет напряжения затвор-исток транзистора 1 напряжение сток-исток этого транзистора будет небольшим, поэтому лишь небольшая часть напряжения питания идет на то, чтобы заставить транзистор 1 работать в нужном режиме, т. е. в режиме насыщения.

Таким образом, стабильное напряжение на затворе транзистора 1 позволяет получить стабильное напряжение, выделяющееся на резисторе 5, которое по величине мало отличается от напряжения питания, а следовательно, за счет малого потребления и минимальных потерь по напряжению КПД опорной части стабилизатора получается высоким.

Транзистор 4 представляет собой эмиттерный повторитель, который обеспечивает нужный ток нагрузки. Для сохранения высокого

КПД стабилизатора транзистор 4 должен иметь небольшое напряжение коллектор-эмиттер в режиме насыщения и небольшое напря15 жение база-эмиттер, а также малый наклон линейной части выходной характеристики.

Резистор 5 позволяет установить выходное напряжение стабилизатора на заданный уровень независимо от разброса параметров полевых транзисторов.

Формула изобретения

Стабилизатор постоянного напряжения, содержащий полевой и биполярный транзисто25 ры, сток и коллектор которых соответственно подсоединены к входному выводу, а исток и база через резистор — к общей шине, при этом эмиттер биполярного транзистора подключен к одному из выходных выводов, от30 личающийся тем, что, с целью повышения КПД, в него введены второй и третий полевые транзисторы, тип канала которых соответственно совпадает и противоположен типу канала первого полевого транзистора, 35 причем сток второго транзистора подсоединен к входному выводу, а исток соединен с затворами первого и третьего полевых транзисторов, затвор второго транзистора, а также сток и исток третьего транзистора под40 ключены к общей шине.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР№342177, кл. G 05F 1/56, 1970.

45 2. Патент Японии № 46 — 1832, кл. 58Н 1, 1971.

588535

Составитель С. Ситко

Техред И. Карандашова

Корректор Н. Федорова

Редактор Т. Юрчикова

Подписное

Типография, по. Сапунова, 2

Заказ 3170/18 Изд. № 100 Тираж 1109

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5