Параллельно-последовательный преобразователь напряжения в код

 

(») 58 8628

Саи)з Советских

Социалистических

Республик (GI ) Дополнительное к авт. свид-ву (22) 3(!!!Вл(но 3 ..10.75 (21) 2186093 21 (51) М. Кл.з Н ОЗК 13/17 с г!рисоединепием заявки М

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325(088,8) (43) Опублпког!ано 15,01.78. Бюллетсг!ь № 2 (-:!5) Дата опубликования описания 00.04.78 (72) Авторы изобретения (71) Заявитель

3. И. Гитис и А. И. Коников

Московский ордена Ленина авиационный институт им. Серго Орджоникидзе (54) Г1АРАЛЛ ЕЛЬ НО-ПОСЛ ЕДОВА ГЕЛЬНЫИ

Г1РЕОЬРАЗОВА1ЕЛЬ ИА11РЯЯЕНЫЯ В КОД

Государственный комитет (23) Приоритет

Уст1.0!!ство 01НОС!!тсЯ к Обла;1!! Вь! »i(,iliтс TblIOff тех!.!!кп li мо;кс 1 бь! гь iic,!Ольз0ва!10 в информационно-пзмср тс,;; fff fx системах различ1 ог0 назначения.

Извесг! ь быстродсйству!0!1;!!с прсооразовате;!и напр!!жеflilH H K07, (l ll ll последовательного типа, состоящ!!с из нескольких последователь !о работающих ступеней прсобразования, прп этом в каждой пз ступеней код определяется параллельным методом. Известный 1111К содержит источник эталонных уровней, ключи, c1 ÷ìffpófo,öffc схемы> шифратор 11 дcfffffgpBTOp (l J. Недос! атКОм его ЯВЛЯетсЯ cl)Bf !if!1(.;fhfl0 llilBi(oP obfстродействис.

Известна также схема ПНК, содсржаш,ая линейки компараторов первой, второй и трстьей ступени, 1cTpolicTBO выделения едпшщы и шифратор для каждой пз ступе»ей, а также два цифро-аналоговых преобразователя. В известном устройстве сигнал, подаваемый на вход компараторов второй и третьей ступени, является разностью между входным напряжением и ближайшим эгало пым урог,нсм соответственно псрВO(f и второй cTl!fcней (2).

К недостаткам этого ПНК слсдусT QTllccT11 малу!о всличи!!у дппампчсского диапазона

Входного cfll ilBJIB, т. с. диан» (!!а, и котОроз! значение относительной погрсш.исти пс прсвышает заданной вел ч»Вы. Указанпо!! недостаток обьяспяется тем, что шаг квантования у известного 11НК одинаков по всему диапазону входной величины, поэтому величина

5 относительной погрешности на начальных участках диапазона оказывается значительii0 больше, чем )а конечных участках, при этом область, соответствующая малым значениям отпосигельпой погрешности, оказыва10 ется весьма узкой.

Це11 fo»BoopeTefffas* является расширение д!шамического диапазона входного сигнала без снижения его быстродействия и замстного уьелпчсгн я объема оборудования. Эта

15 цс.!ь достпгастся тем, что параллельно последоватсльный преобразователь напряжения в код, B ко-ором выходы источника эталонных напряжений соединены с первыми входами компараторов первой ступени, вторые входы

20 этих компараторов соединены с шиной входного напряжения, выходы компараторов псрвой ступени подключены ко входам устройства выделения старшей единицы, выходы которогO соединены со входами шифратора

25 первой ступени, а также со входами цифроаналогового преооразователя, прп этом выход цифро-аналогового преобразователя под,;»о !сп и одному пз входов вычитающсгo 1 стройства, второй вход вычитаю30 щего устройства подкгиочеп к первым

588628 входам компараторов второй ступени, вторые входы этих компараторов соединены с выходами делитсля напряжения, а выходы компараторов второй ступени соединены с шифратором второй ступени, содержит суммирующее устройство и электронный ключ, причем выход суммирующего устройства соединен с одним из входов делителя напряжения, второй вход суммирующего устройства подключен к выходу электронного ключа, вход которого соединен с выходом младшего источника эталонных уровней.

Блок-схема предлагаемого устройства приведена на чертеже.

Первые входы компараторов 1 первой ступени соединены с соответствующими выходами источника 2 эталонных напряжений, а вторые входы указанных компараторов подключены к шине входного напряжения, Выходы компараторов первой ступени соединены со входами устройства 3 выделения старшей единицы, выходы устройства 3 подключены к шифратору 4 первой ступени, а также ко входам цифро-аналогового преобразователя 5.

Выход цифро-аналогового преобразователя соединен со входамп вычитающего устройства 6 и суммирующего устройства 7. Второй вход устройства 6 подключен к шине входного напряжения, а второй вход устройства 7 соединен с выходом электронного ключа 8, сигнальный вход этого кгноча подключен к первому входу первого (младшего) компаратора первой ступени, а управляющий вход этого ключа соединен с выходом этого компаратора. Выход устройства 7 подключен к первому входу делителя напряжения 9, второй вход этого делителя соединен с нулевой точкой.

Выходы делителя 9 подключены к первым входам компараторов 10 второй ступени, вторые входы этих компараторов соединены с выходом вычитающего устройства. Выходы компараторов 10 соединены с входами шифратора 11 второй ступени.

0 —: — " (в нашем случае Π— 15,6мВ)

2i

0 —: " (Π— 15,6 мВ)

0 —: " (Π— 31,2мВ) и т. д.

21 — 1

0 —: " (Π— 2000 мВ)

Кроме того, напряжение с выхода цифроаналогового преобразователя 5 поступает на вход устройства 7, где это напряжение суммируется с выходным напряжением ключа 8.

Ключ 8 открыт в том случае, если пе срабодля первого поддиапазона для второго поддиапазона для первого поддиапазона для второго поддиапазона для третьего поддиапазона для последнего поддиапазона

Схема работает следующим образом.

С помощью эталонных уровней, подаваемых с источника 2, диапазон входного сигнала

Π—:Um делится на следующие поддиапазоны:

0 —:

2i 2i gi — 1 > 2/ — 1 эс — 2 т

10 где — количество компараторов в первой ступени.

Допустим, для примера, что =8. Тогда диапазон Π— 4 В разобъется на следующие

15 поддиапазоны: 0 — 15, б мВ; 15,6 — 31,2 мВ;....;

2000 — 4000 мВ. После срабатывания на выходе компараторов 1 первой ступени образуется так называемый единичный код. В i — позиции этого кода стоит единица, если произошло срабатывание — схемы компаратора 1, и нуль в противном случае. Устройство 3 выделения старшей единицы из единичного кода формирует код с единицей в одной позиции, т. е, этот код содержит единицу в позиции, соответствующей старшему сработавшему компаратору 1, и нули в остальных позициях. Этот код поступает на шифратор 4 первой ступени, который формирует выходной код, несущий информацию о номере поддиа30 пазона, в котором находится напряжение У,.

Кроме того, код с единицей в одной позиции поступает на цифро-аналоговый преобразователь 5, на выходе которого формируется напряжение, равное ближайшему от U„. (в

35 меньшую сторону) эталонному напряжению, подаваемому на компараторы 1 первой ступени. Напряжение с выхода цифро-аналогового преобразователя 5 поступает на вычитающее устройство б, где образуется разность между

40 напряжением U и ближайшим эталонным уровнем первой ступени, Очевидно, что величина этой разности будет колебаться в следующих пределах; гал 11ервый компаратор 1 первой стуйенй, т. е. напряжение лежит в первом поддиапазоне (в нашем случае 0 — 15,6»8). Таким образом, па выходе устройства 7 будут следующие на60 пряжения; (15,6 мВ)

2е (15,6мв)

2с

88628

5 для третьего поддиапазона " (31 — 2 мВ) и т. д. ц! — 1 для последнего поддиапазона " (2000 мВ).

2 лонных напряжений. Нетрудно убедится, что величина кванта второй ступени (разность между соседними эталонными уровнями делителя 8) составит:

5 т

Для первого и второго поддиапазонов (0,97мВ)

2 j для третьего поддиапазона (1,95 мВ) и т. д.

1 (125 мВ).

2с для последнего поддпапазона

Параллельно-последовательный преобразователь напряжения в код, в котором выходы источника эталонных напряжений соединены с первыми входами компараторов первой ступени, вторые входы этих компараторов соеди- 35

Указанные напряжения делятся с помощью делителя 9 на j+1 равных частей, где

j — число компараторов второй ступени (допустим j=15), Таким образом, на выходе делителя напряжения 9 образуется сетка этаТаким образом, применение предлагаемой ас схемы позволяет увеличить отношение

Uii11tliil в 16 раз без снижения быстродействия и увеличения объема оборудования. Очевидно, что при одинаковом объеме оборудования и динамическом диапазоне предлагаемая схема имеет значительно меньший объем оборудования, чем схема прототипа.

Выходной код ПНК снимается с шифраторов 4 и 11, при этом код шифратора 4 несет информацию о номере поддиапазона, в котором находится напряжение U„-, а код шифратора 11 — информацию о номере интервала в данном диапазоне.

Схема преобразователя требует меньшего числа эталонных источников (не требуется эталонный источник для питания делителя напряжения второй ступени) . Соответственно, исключаются погрешности, вызванные нестабильностью эталонного источника второй ступени.

Формула изобретения непы с шиной входного напряжения, выходы компараторов первой ступени подключены ко входам устройства выделения старшей единицы, выходы которого соединены со входами шифратора первой ступени, а также со входами цифро-аналогового преобразователя, при этом выход цифро-аналового преобразователя подключен к одному из входов вычитающего устройства, второй вход вычитающего устройства подключен к первым входам компараторов второй ступени, вторые входы этих компараторов соединены с выходами делителя напряжения, а выходы компараторов второй ступени соединены с шифратором второй ступени, отличающийся тем, что, с целью расширения динамического диапазона входного сигнала, он содержит суммирующее устройство и электронный ключ, причем выход суммирующего устройства соединен с одним из входов делителя напряжения, второй вход суммирующего устройства подключен к выходу электронного ключа, вход которого соединен с выходом младшего источника эталонных уровней.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 200878, кл. Н ОЗК 13/17, 19бб.

2. Патент Англии № 1110814, кл. G 4Н, 19б8.

588628

Составптсль Д. Голубович

Техред И. Михайлова

Корректор Л, Котова

Редактор Н. Коган

Подписное

Типография, пр. Сапунова, 2

Заказ 925/4 Изд. Юз 356 Тираж 1087

НПО Государственного комитста Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5