Устройство управления периферийной системой

 

PАУ1

ЕАТЕИТ1. т . ."ьх библиотека МБА

ОП ИСАН

ИЗОБРЕТЕНИЯ

<>590724

Союз Советских

Соыиалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свпд-ву— (22) Заявлено 11 07.75 (2!) 2156072, 24 (51) М.Кл.- 6 06 F 3 04 с присоединением заявки— (23) Приоритет—

Государственный комитет

Совета Министров СССР по делам изобретений - (43) Опубликовано 30.01.78. Бюллетень ЛЪ 4 (53) УДК 681.325 (088.8) и открытий (45) Дата опубликования описания 20.01.78 (72) Авторы изобретения

В. В. Белынский, М. А. Боярченков, А. А. Мячев, А. П. Рыжов и А. А. Снегирев (71) Заявитель

Институт электронных управляющих машин (54) УСТРОЙСТВО УПРАВЛЕНИЯ

ПЕРИФЕРИЙНОЙ СИСТЕМОЙ

Предлагаемое изобретение относится к вычислительной технике, в частности, к вопросам построения информационно-измерительных систем.

Известно устройство управления (1J, содержащее регистры команд, признаков, адреса, данных, блок управления, блок обработки запросов.

Однако известное устройство не обеспечивает обращения в оперативную память ЭВМ в 10 режиме прямого доступа по инициативе периферийной системы без прерывания ЭВМ, что снижает коэффициент использования оборудования. Кроме того, содержимое адресуемых счетчика слов и регистра адреса памяти, пс- 15 пользуемых в режиме прямого доступа к памяти, недоступно ЭВМ, что не позволяет в ряде случаев эффективно работать с устройствами (в частности, запоминающими) периферийной системы. 20

Наиболее близким по сущности техннчеким решением задачи является устройство управления периферийной системой (2), содержащее дешифратор, регистры признаков. команд, адреса памяти, старшего байта дан- 25 ных, данных, счетчик слов, блок управления, блок захвата, блок обработки запросов, первый блок связи, второй блок связи, причем входы б.ло ка управления соединены с первыми вхадамп первого блока связи, регистра призиаков дешпфратора, регистра команд, счетчика слов, с первым и вторым выходами второго блока связи, выходы дешифратора соединены с первыми входами регистров признаков, комапл, адреса памяти, старшего байта данных, счетчика слов. второй выкал первого блока связи соединен со вторыми входами регистров признаков команд, адреса памяти, старшего байта данных, счетчика слов, первые выходы регистров старшего байта данных и данных

coe7II»eIIbl соответственно с первым и вторым входами второго блока связи, первый выход регистра адреса памяти соединен с первыми входами первого блока связи, вторые входы регистров .признаков, команд, адреса памяти, данных старшего байта данных ll счетчика слов соединены со вторым входом первого блока связи, выходы блока управления соединены с первыми входами регистра данных, блока захвата и блока обработки запросов и с третьими входами регистров команд, старшего байта данных, адреса памяти, счетчик» с 7oB H олоков cBH3II, co BTopol o Ilo пятый B_#_0ды блока захвата соединены соответственно с первым выходом блока обработки запросов, первыми выходамн регистров признаков и команд, и третьим выходом первого 6.7ока связи, четвертый вход которого соединен с первым выходом блока захвата, вторые выходы блоков захвата и обработки запросов соединены со вторым входом первого блока связи, четвертый выход которого соединен с,первым входом дешифратора, второй .вход которого соединен с пятым выходом блока связи и четвертым входом регистра команд, пятый вход

«оторого соединен с третьим выходом второго блока связи, четвертым входом регистра адреса памяти, вторыми входами регистра данных и блока обработки запросов, третий вход которого соединен с четвертым выходом второго блока связи, четвертыми входами регистра старшего байта данных и третьим входом регистра признаков, четвертый вход которого соединен со вторым выходом второго блока связи, второй выход первого олока связи соединен с третьим входом регистра данных.

Данное устройство характеризуется эффективностью в режиме прямого доступа.

Целью изобретения является .повышение коэффициента использования оборудования.

Поставленная цель достигается тем, что в устройство введен блок подготовки режима прямого доступа, выход, которого соединен с пятыми входами регистров признаков, адреса памяти, счетчика слов и шестым входом регистра команд, блок подготовки режима прямого доступа соединен двусторонними связями с блоком управления и вторым блоком связи.

Блок-схема устройства приведена на чертеже.

Устройство содержит блоки 1, 2 связи, дешифратор 8, регистр 4 признаков, регистр 5

«о»ап<. регистр б адреса памяти, счетчик 7 слов, регистр 8 старшего байта данных, блок

9 управления, регистр 10 данных, блок 11 захвата, блок 12 обработки запросов, блок 18 подготовки режима прямого доступа.

Устройство работает в следующих основных режимах: а) осуществляет обмен информацией в программном режиме под управлением r роцессора; б) осуществляет обмен информацией между оперативной памятью ЭВМ и;периферийной системой в режиме прямого доступа « памяти по инициативе процессора или устройства периферийной системы; в) в режиме автоматической обработки запросов устройств периферийной системы автономно производит поиск источника запроса.

Прп записи иноформации в периферийную систему блок 9 стробирует прием информации из блока 1 в регистр 10.,Затем запускается цикл периферийной системы, для чего блок

9 посылает в блок 2 команду периферийной системы (номера периферийной подсистемы, устройства и его регистра и код функции).

При операции записи информация из регистров 10 и 8 передается в блок 2. При записи полного слова данных в периферийную систему предварительно проводится цикл загрузки регистра 8старшими разрядами,данных. После выдачи команды блок 9 посылает в блок

2 сигнал синхронизации. После выполнепи. операции адресуемая периферийная подсистема выдает ответный синхронизирующий сигнал, поступающий из блока 2 в блок 9. Приняв этот синхросигнал, блок 9 заканчивает операцию. При операции чтения блок 9 стробирует прием данных периферийной системы из блока 2 в регистры 10 и 8, снимает команду и синхросигнал и выдает через блок 1 ответный синхросигнал в общую шину. При опе10 рации чтения информация из регистра 10 п:редается в блок 1. Процессор, опознав наличие ответного синхросигнала, завершает операцию по общей шине.

Режим прямого доступа к памяти может

l5 проводиться устройством как по инициативе процессора, так и по инициативе периферийного устройства. В первом случае для подготовки прямого доступа к памяти процессор загружает в регистр 4 — номер и код функ20 цпи периферийной подсистемы, в регистр 5— номер устройства и регистра, в регистр б— начальный адрес области памяти ЭВМ, к которой проводится обращение, в счетчик 7— дополнительный код количества слов, которое будет передано. Последним загружается регистр 4, причем в нем дополнительно устанавливаются следующие разряды управления, обеспечивающие соответствующие режимы работы: разряды разрешения сканирования

З0 адресов периферийной системы, — если он в единице, после передачи слова, данных номер регистра устройства увеличивается на единицу„после опроса всех регистров номер устройства увеличизается на единицу; — разряд разрешения прерывания по скончанию режпма,,прп установке этого разряда после передачи всего блока данных

i стройет во вь!полняет прерывание программы ЭВМ;

40 — разряд разрешение передачи блоков— прп установке этого разряда устройство занимает общую шину на |время .передачи всего блока анных; — разряд начала режима — |после его

45 установки устройство переходит в данный режим работы.

Последовательность операций при работе устройства в режиме прямого доступа следуннцая. Содержимое управления прямым до50 ступом, а также номер устройства и его регистра передаются из регистра 5 в блок 9.

Номер и код функции передаются из регистра 4 в блок 9, где дешифруется код функции.

При чтении данных в памяти ЭВМ блок 9

55 запускает цикл периферийной системы, для чего посылает в блок 2 соответствующую команду.

После, выполнения команды:периферийное устройство выставляет .на линии магистрали

60 данные в ответный синхросигнал. Блок 9, принялв из блока 2 ответный оинхросигнал, стробирует занесение данных ia регистр 10, снимает IKoманду и синхросипнал и запускает блок 11, который лровод ит операцию захвата общей шины для;выполнения прямого досту590724

65 па к памяти. После того, как устройство становится задатчиком общей шины, блок 9 открывает выходные вентили регистра 10 и его содержимое передается в блок 1, затем блок

9 посылает через блок 1 в общую шину код записи и синхросигнал. После выполнения операции память ЭВМ отвечает ответным синхросигналом, который через блок 1 поступает в блок 9.

Приняв этот сигнал, блок 9 завершает операцию на общей шине и увеличивает содержимое регистра 6 и счетчика 7 iHB единицу. Если передача блоков запрещена, то общая шина освобождается и цикл повторяется снова, если разрешена, то общая шина не освобождается и цикл .повторяется без фазы захвата.

Пр и операции залиси сначала проводится операция захвата общей ши ны, затем цикл чтения содержимого ячейки памяти, адрес которой хранится в регистре б, для чего блок 9 открывает вентили регистра б и выставляет код чтения и синхросигнал. После выполнения операциями по общей шине блок 9 стробирует пр ием данных в репистр 10, а затем запускает цикл .периферийной системы.

После выполнения кома яды,периферий ной системой блок 9 снимает информацию и у ве.личивает на единицу содержимое регистра 6 и счетчика 7. После этого все операции lIIOiBTQряются снова.

Если установлен разряд разрешения сканиравания адресов, то после передачи каждого слова увеличивается на единицу содержимое регистра 6 и счетчика 7 и номер регистра периферий ной системы. Окончание ре.жима прямого доступа происходит по сигналу переполнения счетчика 7, после получения которого блок 9 завершает есе операции и переводит устройство в исходное состояние.

Пр и проведении режима прямого доступа к памяти по инициативе периферийного устройства последовательность работы следующа я.

Периферийное устройство выставляет запрос прямого доступа, который через блак 2 поступает в блок 18. Если устройство свободно и не выполняет других операций, блок 18 за пускает блок 9, который совместно с ним провод ит последо вательно д ве операции чтения .по магистрали периферийной системы.

Для проведения пер вопо цикла блок 18 выста вляет признак чтения первого слова, а блок 9 — сигнал синхронизации. После выполнения операции периферийное адрес устройство, пославшее запрос прямого доступа, выставляет ячейки памяти и дополнительный код чи сла слсв и сопровождает эту информацию ответным спнхрссигна".ом. Блок 9 сигнализирует блоку 18 о выполнении первого цикла. Блок 18 стробирует прием информации в регистр б и счетчик 7. Затем выставляет лризнак чтения второго слова и запускает блок 9, который для,проведения второго ци кла посылает через блок 2 сигнал синхронизации.

После выполнения этой операции периферийное устройство выставляет номер, периферийного устройства и его регистра и .необходимые разряды управления прямым доступом к памяти, номер и код функции периферийной подсистемы и ответный свнхросигнал. Блок 9 сигнализирует блоку 18 о выполнении второго цикла. Блок 18 стробирует прием и|нформации из блока 2 в,регистры 4 и 5 и снимает сигнал синхронизации. Управление передается блоку 9 .и дальнейший обмен данными между периферийной системой и памятью ЭВМ проводится так же, как в режиме прямого доступа к памяти по инициативе

ЭВМ.

В режиме автоматической обработки запросов в регистре 4 программно устанавливается разряд разрешения этого режима. При получении от периферийной системы запроса на прерывание устройство с помощью блока

9 посылает через блок 2 команду чтения слова запросов. После выполнения этой команды каждая периферийная подсистема выставит запросы. Блок 9, приняв ответные синхросигналы, свидетельствующие о выполнении команды, стробирует прием слова запросов в блок 12. Блок 12 по заданному закону производит выборку наиболее приоритетного запроса. Каждому запросу блок 12 ставит в соответствие вектор прерывания — начальный адрес подпрограммы обслуживания данного запроса. После определения запроса наиболее приоритетного и соответствующего ему вектора прерывания блок 12 запускает блок 11,:который производит по общей шине операцию прерывания. Вектор прерывания передается из блока 12 в блок 1 и блок 11 завершает операцию на общей шине.

Реализация в устройстве прямого доступа в память по инициативе периферийной системы позволяет повысить эффективность использования оборудования устройства и

ЭВМ за счет сокращения примерно на порядок времени подготовки режима прямого доступа в память ЭВМ устройств периферийной системы. Это особенно важно для диалоговых систем, а также при связи посредством предложенного устройства периферийных

ЭВМ с центральной.

Формула изобретения

Устройство управления периферийной системой, содержащее дешифратор, регистры признаков, команд, адреса памяти, старшего байта данных, данных, счетчик слов, блок управления, блок захвата, блок обработки запросов, первый блок связи, второй блок связи, причем входы блока управления соединены с первыми входами первого блока связи, регистра признаков дешифратора регистра команд, счетчика слов, с первым и вторым выходами второго блока связи, выходы дешифратора соединены с первыми входами регистров признаков, команд, адреса

590724 памяти, старшего байта данных, счетчика слов, второй выход первого блока связи соединен со вторыми входами регистров признаков, команд, адреса памяти, старшего байта данных, счетчика слов, первые выходы регистров старшего байта данных и данных соединены соответственно с первым и вторым входами второго блока связи, первый выход регистра адреса памяти соединен с первым входом первого блока связи, вторые входы регистров признаков, команд, адреса памяти данных, старшего байта данных и счетчика слов соединены со вторым входом первого блока- связи, выходы блока управления соединены с первыми входами регистра данных, блока захвата и блока обработки запросов и с третьими входами регистров команд, старшего байта данных, адреса памяти, счетчика слов и блоков связи, со второго по пятый входы блока захвата соединены соответственно с первым выходом блока обработки запросов, первыми выходами регистров признаков и команд, и третьим выходом первого блока связи, четвертый вход которого соединен с первым выходом блока захвата, вторые выходы блоков захвата и обработки запросов соединены со вторым входом первого блока связи, четвертый выход которого соединен с первым входом дешифратора, второй вход которого соединен с пятым выходом блока связи и четвертым входом регистра .команд, пятый вход которого соединен с третьим выходом второго блока связи, четвертым входом регистра адреса

Б памяти, вторыми входами регистра данных и блока обработки запросов, третий вход которого соединен с четвертым выходом второIo блока связи, четвертыми входами регистра старшего байта данных и третьим входом

10 регистра признаков, четвертый вход которого соединен со вторым выходом второго блока связи, второй выход первого блока связи соединен с третьим входом регистра данных, о тл и ч а ю щ е е с я тем, что, с целью повы1в шения коэффициента использования оборудования, в устройство введен блок подготовки режима прямого доступа, выход которого соединен с пятыми входами регистров признаков, адреса памяти, счетчика слов и шестым

20 входом регистра команд, блок подготовки режима прямого доступа соединен двусторонними связями с блоком управления и вторым блоком связи.

25 Источники информации, принятые во внимание при экспертизе:

1. Патент США, № 3815099, кл. 340 — 172.5, 1974.

2. Патент Великобритании № 1108800, 30 кл. б4 А, 1968.

Редактор P. Киселева

Составитель А. Мячев

Техред А. Камышникова

Корректор И. Симкина

Заказ 1011/2062 Изд. ¹ 209 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7Ê-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент»