Логическая матрица

 

ОПИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1!1 593213

Союз Советских

Социалистических

Республик (б1) Дополнительное к авт. свиЛ-ву (22) Заявлено 12.07.76 (21) 2382398/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 115.02.78. Бюллетень № 6 (45) Дата опубликования описания 18.02.78 (51) М. Кл.- вG 06F 7/38

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.327(088.8) (72) Авторы изобретения

Я. А. Хетагуров, Ю. А. Попов, М. Г. Юшкетов, В. В. Есипов, Н. H. Захаревич, А. H. Степанов, М. А. Фомин и А. М. Никаноров

Московский ордена Трудового Красного Знамени инженернофизический институт (71) Заявитель (54) ЛОГИЧЕСКАЯ МАТРИЦА

Изобретение относится к цифровым вычислительным машинам (ЦВМ) и может быть использовано в процессорах специализированных ЦВМ, обладающих повышенной надежностью и помехоустойчивостью.

Известная матрица на ферритовых сердечниках для систем счисления с основанием m использует унитарные коды «1» из т, предназначенные для вычисления суммы, разности, логической суммы, логического произведения и сравнения (1). Однако она характеризуется большим объемом оборудования и сложностью нанесения выходных обмоток.

Наиболее близким к изобретению техническим решением является матрица, содержащая формирователи тока записи, разделительные элементы, ключи, магнитные элементы из материала с прямоугольной петлей гистерезиса, прошитые группами вертикальных и горизонтальных шин записи первого и второго операндов, шиной восстановления и группой выходных шин, соединенных с усилителями (2). В этой известной матрице для осуществления каждой операции требуется свой комплект выходных шин, а следовательно, и свои выходные усилители, что увеличивает объем оборудования и снижает помехоустойчивость.

Целью изобретения является упрощение и повышение помехоустойчивости. В описываемой матрице это достигается тем, что она содержит дополнительные группы шин записи второго операнда по числу выполняемых логических операций, прошитые через магнитные элементы, охваченные соответствующей выходной шиной, начала одноименных шин записи всех групп подключены, соответственно, к выходам формирователей тока записи, а концы этих шин через разделительные элементы соединены с соответствующими кл1очами.

На чертеже представлена блок-схема описываемой матрицы (например, для кода «1 из 4»), прошитой в соответствии с функциями сложения, поразрядной дизыонкцпи и коньюнкции.

Логическая матрица содержит матрицу магнитных элементов 1, прошитую шинами 2 записи первого операнда, шинами 3 — 5 записи второго операнда для трех операций, выходными шинами б, а также выходной шиной

7 переноса для арифметических операций.

I1a«aëà одноименных шнн 2 — 5 всех групп подключены к формирователям 8 тока записи. Концы шнн записи через разделительные элементы 9 — 12, например диоды, подключены к ключу 13 разрешения записи первого операнда и ключам 14 — 1б второго операнда для трех операций. Концы выходных шин з0 б — 7 подключены к усилителям 17. Все маг593213

Составитель В. Рудаков

Редактор Л. Тюрина

Корректор Л. Деннскина

Типография, пр. Сапунова, 2 нитные элементы матрицы прошиты шиной

18 восстановления. Шины 3 — 5 записи второго операнда для операций сложения, дизьюнкции и конъюнкции прошиты в соответствии с выполнением этих операций.

В первом такте происходит подача первого операнда в коде «1 из 4» на формирователи

8 с одновременной подачей сигнала разрешения на ключ 13. При этом в элементы одного из столбцов матрицы записывается «1». В следующем такте на входы формирователей

8 подается второй операнд с одновременной подачей сигнала разрешения на один из ключей 14, 15 или 16. При этом ток, текущий по одной из шин 3, 4 или 5, сбрасывает в «О» один из элементов выбранного столбца. Выходной сигнал с шин 6 и 7 поступает на усилители 17, стробируемые в этот момент. В третьем такте ток по шине 18 возвращает все элементы матрицы в состояние «О».

Логическая матрица может быть выполнена на многоотверстной ферритовой пластине, в качестве формирователей, усилителей и ключей могут быть использованы ферриттранзисторные элементы на основе интегральных транзисторов и аналогичных ферритовых пластин.

Таким образом, в результате введения нескольких групп шин записи второго операнда, при заданном расположении выходных шин удается упростить и повысить помехоустойчивость матрицы.

Формула изобретения

Логическая матрица, содержащая формирователи тока записи, разделительные элементы, ключи, магнитные элементы из материала с прямоугольной петлей гистерезиса, прошитые группами вертикальных и горизонтальных шин записи первого и второго операндов, группой выходных шин, соединенных с усилителями, и шиной восстановления, отл и ч а ю щ а я с я тем, что, с целью упрощения и повышения помехоустойчивости матрицы, она содержит дополнительные группы шин записи второго операнда по числу выполняемых логических операций, прошитые через магнитные элементы, охваченные соответствующей выходной шиной, начала одноименных шин записи всех групп подключены, соответственно, к выходам формирователей тока записи, а концы этих шин через разделительные элементы соединены с соответствующими ключами.

25 Источники информации, принятые во внимание при экспертизе

1. Патент Англии № 922417, кл. 106/1/А, 1963.

2. Патент США М 3001710, кл. 235-160, 30 1961.

Заказ 3344/2 Изд. л1ю 240

Тираж 818 Подписное

Н ПО Государственного комитета

Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5