Дифференциальный усилитель с защитой от перегрузок

 

(ц 593301

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ооаз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 28.11.72 (21) 1850961/18-09 с присоединением заявки ¹ (51) М. Кл. Н 03F 3/34

Совета Министров СССР по делам изобретений (53) УДК 621.375.024 (088.8) (43) Опубликовано 15.02.78. Бюллетень № 6 (45) Дата опубликования описания 04.03.78 и открытий (72) Авторы изобретения

И. М. Веселов, А. В. Горлин и Г. Н. Соколов (71) Заявитель (54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ЗАЩИТОЙ

ОТ ПЕРЕГРУЗОК

Государственный KOMHTBT (23) Приоритет

Изобретение относится к электротехнике и радиотехнике и может быть использовано при разработке быстродействующих дифференциальных усилителей с эффективной защитой от перегрузок, а также стробирующих устройств с малым уровнем внутренних помех в аппаратуре автоматики и вычислительной техники.

Известны схемы для защиты от перегрузок, основанные на использовании глубокой нелинейной последовательной местной обратной связи по току во входном каскаде.

Наиболее близким к данному техническому решению может служить дифференциальный усилитель с защитой от перегрузок, содержащий два основных транзистора, два дополнительных транзистора, подключенные к эмиттерам основных транзисторов, порогового устройства и генератора тока, включенного в цепь питания эмиттеров основных транзисторов.

Недостатками известных усилителей является низкая перегрузочная способность и наличие внутренних помех.

Цель изобретения — увеличение перегрузочной способности при эффективном подавлении внутренних помех.

Для этого в предлагаемом усилителе генератор тока подключен к эмиттерам дополнительных транзисторов, и эмиттеры основных транзисторов соединены через последовательно и встречно включенные в прямом направлении прохождения тока два диода, к месту соединения которых подключен коллектор третьего дополнительного транзистора, подсоединенный эмиттером к генератору тока, а базой — к выходу порогового устройства, причем управляющий вход порогового устройства соединен с коллекторами основных тран10 зисторов.

На чертеже дана принципиальная электрическая схема предлагаемого дифференциального усилителя с защитой от перегрузок.

Усилитель содержит основные транзисторы

15 1 и 2 и дополнительные транзисторы 3 — 5 цепи защиты от перегрузок. Диоды 6 и 7 подключены к эмиттерам основных и коллекторам двух дополнительных транзисторов. Резисторы 8 и 9 включены в коллекторные цепи основ20 ных транзисторов, а резисторы 10 и 11 — в эмиттерную цепь третьего дополнительного транзистора 5. Генератор 12 тока подключен к эмиттерам дополнительных транзисторов.

Базы транзисторов 3 и 4 объединены и под25 ключены к месту соединения резисторов 13 и 14.

Усилитель работает следующим образом.

В исходном состоянии (при отсутствии сигналов на обоих входах схемы) транзисторы 3

30 и 4 заперты, а ток генератора 12, протекая

593301

Вых.1 + Вых. а

Вх 1

Вх. ñi

Составитель В. Афонин

Редактор T. Янова Техред Н. Рыбкина

Корректоры: Л. Брахнина и Л. Орлова хз

Заказ 46/4 Изд. Ма 242 Тираж 1080 Подписное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 через транзистор 5, распределяется по обеим половинам дифференциального каскада (диод

6 — транзистор 1, и диод 7 — транзистор 2).

Дифференциальное сопротивление прямосмещенных диодов мало, так как прямой ток через них выбирается достаточно большим, поэтому коэффициент усиления дифференциального каскада велик.

При подаче сигнала на вход дифференциального усилителя на его выходе появляется сигнал в тот момент, когда последний превышает заданный уровень, на вход схемы защиты подается управляющий сигнал U ð, который запирает транзистор 5, при этом отпираются транзисторы 3 и 4, а ток генератора 12 распределяется поровну между ними. Диоды

6 и 7 запираются, низкоомная перемычка между эмиттерами входной пары транзисторов размыкается и входная цепь отключается от источника перегрузки.

Вход цепи защиты следует подключить к выходу усилителя через пороговый блок, который выдает сигнал управления цепью защиты только после превышения выходным сигналом заданного уровня. Однако данную цепь защиты можно использовать и для осуществления стробирования при низком уровне внутренних помех, для чего сигнал подается в цепь защиты не с выхода устройства, а от внешнего генератора.

При срабатывании цепи защиты ток, протекающий ранее через транзистор 5, распределяется по транзисторам 3 и 4 и далее проходит через транзисторы 1 и 2, при этом соотношение токов двух последних транзисторов может несколько измениться по сравнению с их исходным соотношением, а следовательно, возникает внутренняя дифференциальная помеха. Для устранения этой помехи в цепи эмиттеров транзисторов 3 и 4 вводятся резисторы 10 и 11, соотношение сопротивлений которых определяет соотношение токов транзисторов 1 и 2 после срабатывания цепи за5 щиты.

В рассмотренной схеме отсутствуют реактивные элементы, поэтому она очень удобна с точки зрения реализации ее методами интегральной технологии, кроме того, именно

10 при такой реализации схема обеспечивает наименьший уровень внутренних помех, так как в интегральной схеме возможно изготовление транзисторов 1 — 4, диодов 6 и 7 с высокой индентичностью параметров.

Формула изобретения

Дифференциальный усилитель с защитой от перегрузок, содержащий два основных транзи20 стора, два дополнительных транзистора, подключенные коллекторами раздельно к эмиттерам основных транзисторов, пороговое устройство и генератор тока, включенный в общую цепь питания эмиттеров основных тран25 зисторов, отличающийся тем, что, с целью увеличения перегрузочной способности при эффективном подавлении внутренних помех, генератор тока подключен к эмиттерам дополнительных транзисторов, а эмиттеры основных

30 транзисторов соединены через последовательно и встречно включенные в прямом направлении прохождения тока два диода, к месту соединения которых подключен коллектор третьего дополнительного транзистора, при35 соединенный эмиттером к генератору тока, а базой — к выходу порогового устройства, причем управляющий вход порогового устройства соединен с коллекторами основных транзисторов,