Устройство для формирования четвертичных последовательностей

 

Союз Советскин

Социалистических

Рескублик

onисАнИЕ

ИЗОБАТЕ е ЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ll i 594579 (61) Дополнительное к авт. саид-в)М 358771

2 (51) М. Кл. Н 03 К 3/64 (22) Заявлено 25.11.76 (21)242/581/18-21 с присоединением заявки Ие

Государственный номнтет

Соаета Мнннотров СССР по делая нзооретеннй и отнрытнй (23) Приоритет (43) Опубликовано 25.02.78 Бюллетень № 7 (45) Дата опубликования описания 09.02.78 (53) УДК 621.373.5, (088.8) (72) Автор изобретения

Л. Л. Клюев (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ЧЕТВЕРТИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к импульсной технике.

Известно устройство для формированю, последовательностей импульсов, содержащее сумматор, счетчик, соединенный с сумматором, два сдвигаюших регистра, логические схемы разноименности, селектируюшие каскады, накопитель fl), Недостатком такого устройства являетсЯ сл ожи ость, Наиболее близким по техническои сущности к заявленному является устройство, известное из основного авт.св.

¹ 358771, содержашее генератор тактовых импульсов, связанный с g- paagggным двоичным счетчиком, а также дешифратор, коммутатор и анализатор четности, причем выходы разрядов двоичного счетчика соединены через дешифратор и коммутатор со входами анализатора четности f2).

Недостатком устройства является не большое число разновидностей генерируемых последовательностей.

Цель изобретения — увеличение числа генерируемых четвертичных последова- тельностей.

Это достигается тем, что в устройство, содержашее генератор тактовых импульсов, связанный с К-разрядным двоичным счетчиком, а также дешифратор, коммутатор и анализатор четности, причем выходы разрядов двоичного счетчика соединены через дешифратор и коммутатор со входами анализатора четности, введены линия задержки, переключатель, дополнительный дешифратор, дополнительный анализатор четности и Й -разрядный дво15 ичный счетчик, вход которого соединен с третьим выходом К -разрядного двоичного счетчика, а выход- с одним входом коммутатора и первым входом дополнительного дешифратора, второй вход которого

Ю соединен со вторым выходом K -разрядного двоичного счетчика, причем выход дополнительного дешифратора соединен с входом дополнительного анализатора, выход которого через линию задержки и непосредственно соединен с входами пере5945;9 кпючателя, выход которого подключен к дополнительному входу. анализатора четности.

На чертеже приведена структурная электри-s ческая схема устройства.

Оно содержит генератор 1 тактовых импульсов, двоичный K -разрядный датчик 2, двоичный И -разрядный счетчик 3, коммутатор 4, дешифратор 5, дополнительный де- 10 шифратор 6, анализатор 7 четности, дополнительный анализатор 8 четности, переключатель 9, линию задержки 10.

Выходной сигнал снимается с выхода 11.

Устройство работает следующим образом, В исходном состоянии все триггеры (на черт. не показаны) двоичных счетчиков

2,3 находятся в состоянии, соответствующем нулю, т.e. первому символу последовательностиР

Коммутатор 4, который состоит из ключей (на черт. не показаны) находится в состоя ниях, определяющих номер генерируемой последовательности. Номер последовательности выбирают вручную установкой ключей в положение "включено-выключено", При этом соответствующие разряды двоичных счетчиков 2,3 через ключи коммутатора 4 соединяются с входами анализаторов 7,8 четиос= ти. Поступающие с выхода генератора тактовьо.@ импульсов на вход двоичного разрядного счетчика 2 тактовые импульсы последовательно изменяют состояние двоичных счет«. чиков 2,3. При этом с выходов дешифраторов 5,6 на входы анализаторов 7,8 четнос39 ти поступают сигналы, соответствующие 1", если рядом стоящие разряды двоичных счетчиков находятся в положениях "1" или

"0", с выхода коммутатора 4 на входы анализатора 7 четности поступают сигналы "0 и 1" с разрядов двоичных счетчиков 2,3, которым соответствуют 1", в двоичном выражении номера послед оватЕпьн ости.

На дополнительный вход анализатора 7 четности поступают "1" и «О" в зависимости от четного или нечетного количества единиц, поступающих на вход дополнительного анализатора 8 четности. Эти единицы и нули поступают на донолнительный вход анализатора 7 четности или непосредственно через переключатель 9, ипи через пинию задержки 10 и переключатель 9. В первом случае на выходе устройства генерируются Я -2 четверичных последовательностей. Bo втором случае на выходе устройства генерируется еше К -2

М четвефичных последовательностей, структура оторых отличается от приведенных в первом случае. Поэтому положение переключателя 9 определяет семейство генерируемых четверичных последовательностей. Общее число генерируемых четверичных последовательностей равно N-2

М. формула изобретения

Устройство для формирования четверичных последовательностей по авт. св.

Ию 358771, о т л и ч а ю ш е е с я тем, что, с целью увеличения числа генерируемых четверичных последовательностей, в него введены пиния задержки, переключатель, дополнительный дешифратор, дополнитюи ныи анализатор четности и И -pampa?f-. ный двоичный счетчик, вход которого соединен с третьим выходом К -разрядного двоичного счетчика, а выход - с одним входом коммутатора и первым входом дополнительного дешифратора, второй вход которого соединен со вторым выходом

Ь, -разрядного двоичного счетчика, причем выход дополнительного дешифратора соединен с входом дополнительного анализатора, выход которого через линию задержки и непосредственно соединен с входами переключателя, выход которого подключен к дополнительному входу анализатора чет- ности.

Источники информации, принятые во итимание при экспертизе;

1, Заявка Великобритании N 1382048, хп. 5 7 З, 29.01.74.

2. Авторское свидетельство СССР

% 358771, кл. Н 03 4К 3/64. 28.01.71.

594579

Составитель. В. Егopo

Редактор Н. Разумова Техред З. мужик . Корректор П. Макаревич

За 871/52 Тираж 1ОВ5 Подписное каз о P

ЦНИИПИ Государственного комитета Совета Министров ССС но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент, r. Ужгород, ул. Проектная, 4