Устройство для сложения десятичных чисел

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1н1 595729

Союз Советских

Социалистических

Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 29.07.75 (21) 2160176, 18-24 (51) Ч. 1хл. - G 06F 7, 385 с присоединением заявки ¹

Совета Министров СССР по делам изобретений н открытий (43) Опубликовано 28.02,78. Бюллетень ¹ 8 (45) Дата опубликования описания 24.03.78 (53) УДК 681.325.5 (088.8) (72) Авторы изобретения

А. Т. Пешков и Л. Л. Глухова

Минский радиотехнический институт (71) Заявитель (54) УСТРОйсТВ0 ДЛЯ CJ10NEHH9 ДЕСЯТИЧНЫХ 9HCEJI

ГосУдарственнык комитет (23) Приоритет

Область применения изобретения — цифровая вычислительная техника. Оно может быть использовано при построении десятичного и универсального, дьоичного и двоично-десятичного, ариф .бисти:еского устройства.

В настоящее время в вычислительной технике широко используются устройства для сложения кодированных чисел, содержащие регистры слагаемых, двоичный сумматор, к информационным входам которого подключены информационные выходы регистров слагаемых, и блок управления, выходы которого присоединены к управляющим входам регистров и сумматора (1).

Однако, как правило, эти устройства предназначены для работы с двоичными числами, что вынуждает при необходимости сложения десятичных операндов преобразовывать Нх в двоичный код.

Ближайшим аналогом изобретения является устройство для сложения десятичных чисел, содержащее сумматор, состоящий из и тетрад, последовательно соединенных между собой цепями переносов, регистр слагаемого, блок занесения кода слагаемого в сумматор и блок управления, причем кодовые шины слагаемых подключены ко входам регистра слагаемого, шина знака слагаемого подключена к управляющему входу регистра слагаемого и первому входу блока управления, выходы регистра слагаемого подключены к входам блока занесения кода слагаемого в сумматор, выходы которого подключены ко входам сумматора (2).

5 Недостатком этого устройства являются большие потери времени на формирование сумMû нескольких,десятичных операндов нзза выполнения операции коррекции после прибавления очередного операнда к промежу10 точному результату формируемой десятичной суммы.

Целью данного изобретения является устранение указанного недостатка, а именно повышение быстродействия суммирующего устрой15 ства за счет уменьшения количества корректирующих операций посредством формирования и использования скорректированных кодов операндов.

Поставленная цель достигается за счет то20 го, что, с целью увеличения быстродействия, устройство содержит блок коррекции и блок управления занесением кода слагаемого в сумматор, причем ко входам блока коррекции подключены кодовые шины слагаемого, а ши25 на знака слагаемого подключена к управляющему входу блока коррекции, выходы которого подключены к другим входам блока занесения кода слагаемого в сумматор, выходы переносов тстрад сумматора подключены к

30 первым входам блока управления занесением

КО (c! СЛЯГЯЕМОГО В СУ313iciTOP, »СРЬЬIС " !OPb»

Бы ОДы коiolloi 0»ОДкл!Очс»ы K»(эиых! il »70Ы3> У»P 213, 15»ÎÙiii>1 !3. ОДЫ31 О,IОКЫ Зс!»СCCiiil51 кода cлагаемого Б сумматор, !рсгь»» |стБЕР ГЫС БЫ .ОДЪ| О, iОKc! )»P ЫLi l!. .»!iЯ Зciliссс|lllcМ код2 сл2ГaeaioГО В сУмхlа7013 !Iодклlо iclibl 1 0 входам»р»баиле»»я шест»» иы шта»»я шсс Гп тст13 Яд с > 31ъ127 ОРЯ> БыхОД з»ыкы Pca i .Iь i сста с мматора»0>K.!ю ю» ко Б!Орому Вход) олокы у»раи iе»»я, »ериый» Б!оро» Выходы которо!0»одк,iiu iciibi к ) iipаиг!я!Ощ!!3! !!хода. i

ca!>!. 12 ГОРЯ> ы. 113с»»> стис13 |ыll, ll»7 b»i, шссгой» ссдь3!О!! Выходы — ко Biopoму, трст;СМу, ЧСТВСрТОМ), »ЯIОМ) » ШС 101>i) Ь "Одсl,l

ОЛОК2 )»Pa!3;IC»iiH ЗЫ»!..СС!1»СХI КО„!с! СЛЫ. с..C,IOl J 3 сумматор, l10СТаЬ.;IС»Нс!я цС;!1 ДОС!»Гасi С51 TaKHIС ЗЫ

С -IС ! Oi О, IТО ОЛОК )>»!3 сlиЛ lili51 Ba ICCCi i!i .>!

КОДЫ СЛс»1!СМОГО и СУММатОР СОСто» !и L ОД»О ! »1|ЫХ > ЗЛОБ )»р ЫБЛСН»5! Зс!НСCCii»C >|, КЫ:(Кды»»з которы. содсрж!Гг т13»! Гср, элем>а!ты

14» l!.11:1, »р !чем сдшш шьш и., о,i, трш.cpci

»ОДiCJIIOcIBH К СООТВСТСТБ) IОЩСЯIУ liC13130М) и. 0ду блока, а пулевой в..од — — ко второму «ход) блока, трет»н в од которо 0»одк, oчсч| к

»ерьым входам»сриого ." Второго элсме»тои

1 1, иь(ходы KO 1 013ых l Одк,lloчсны K»сриыal входам »срього » второго :.!Омси OU cTDcpTb»l Вход олокы !!Одкл!О lcil и,: срвь ы входам три гьсго li егиерто|О э.lc. ac»lîB

БЫ. ОДЫ КОТОРЫХ»ОДКЛЮ С;!Ы КО иiOPi>iМ ЬхоДам»СРиог0» BTOPOro элс;|с»TUi3 . j.lbi, »iiòüiiij

H I»ccTo» ьxOJbl 0.!Окы»oil> >!Pi Li 1 .!ОРиы31

БХОД2 НЯТОГО» IllCCÒOI"0 ЭЛСЪ101Г|ОБ j j, ill Ojib»3

Входы кот013ых подкл!Очспы cooT13cTc i»c и сдшш шому» нулевому выходам тршгсра, а выходы — к соо!Бетстиующ»м третьем) и че|вертому иыходам блока, сдшш шы» иы од триггера также»одключс» ко ьторому ьхоДам»СРього ч TBcPTOI.O элсмс»тои 1 1, c»Улевой — ко вторым ьходам второго и трегьс!о элсмс»тов j j, выходы первого и второго э icмс»тов И,1Р| сосдннс»ы с соотиетсги) к|щ»м» первым H вторым Бы одам» блока.

1-12 чертеже»р»исдс»ы схема прсдлагасмо!О устройстьа для слу:Яя сложения 3- — разряд»ых дссят! шых о! сра|!Дои. О»а ик;»Опас!х двоичный сум.|атор 1 для сложе»|гя дион шых

КОДОВ> НМ!>IОЩН» ВЫХОД э»с!К2 17СЗ > ЛЬ! ЫТ2 ; П13 ЯВЛЯ10Щ»Й ВКОД 3 СЛОЖС»»Я» ) lip 2!3лi ioщ»й вход 4»нисрт»ро!3а»»я, вкл очающ!.» тсТра(bI 5, кяжда51»з НОГ013ых»мест 13 Оды »1311бавлсния» вычитания 6» 7, 4-разрядный вход 8, вход переноса 9 и выход переноса 10; регистр слагacмого 11, », iiclOIL»lè управляющий вход 12 знака опера»ды, икл!o"iaiOLLi»ii TCTpa qbl 13, Kaai aa»a Kol Opl I. iliiICC

|стырсхразряд ы входы 14» выходы 15; б iloK кор1!СKI11»i 16, »31clo»ll»I i ilpaB 15lloll),iiii вход 17 знака операнда, состоящий»з тетрыд

18, каждая из которых»мест четыре.;разряд»ые входы 19» выходы 20 для пр»сма B O,-.o» коррекции 16 кода слагаемого и выдач» »3 него скорректпрова1!»ого кода слагасмого; б оК за»!Сс»»я кода cëaãacaloão и с) мма!Ор

|О

>О

»

t.u

30 с52

4!3

42 гп г;

33

С0 бб

2 l > нмс10щнй il-pi31 lc H BTÎpblc |еты1!сх13231!Ядi bic Bл0дь! 22 и 23>»одкл!Оченные сооТВВТстис»»0 к 4-разряд»ым выходам 15 и 20 реги07Pci СЛсlГ.:!С >IОГО 1 i. 11 б,70КЯ КОРРЕКЦИИ 16, 4-разряд»ыс Bblходь! 24, подключенные к соогистс77иу!Ощ!.м 4-разрядным входам 8 сумма-! оры, »»срвыс» иторыс у»равляющие входы

20» 26»о шслу десятичных разрядов операндов; блок )»ðab.ací»ÿ занесением кода слагаемого и сумматор 27, »мсющий входы 28 nepe1 !0 C cl, |IОДКЛIО Чс» Н ЫС K СOOTB CTCTB) IОЩИ М ВЫ ХО;;,ым»срс»осои 10 тетрад 5 сумматора 1, вход

29 сороса, парафазные входы 30, 31 и 32, 33 з»ака очеред»ог0 слагаемого и знака результыта, вы,.одь: 34 H. 30 прибавления и вычита»я шест», »Одключснные к соответствующим входам»р»бывлс»»я и вычитания шести 6 и 7 тстрад 5 сух!матора 1, Выходы 36 и 37 управлсш я за»сссш!см lio числу разрядов десятич;!ых О» ры»дои, »одключенные соответственно

К0 BT0pb»>! ii »«1!Бы:>1 ) lip aB 751IOLIIHM входам 26

» 25 блока занесения слагаемого в сумматор

2l; кодовые ш;шы слагаемых 38, подключен»ыс и соответствующим входам 14 и 19 регисгра слагысмого 11 и блока коррекции 16, шиз!!Яка с.!Ягясмого 39, подключенн) ю к у»равля!Ощ»м Б..одам 12 и 17 знака операнда

1!С!»С!13а Сс!2! ЯСМОГО 11 И бЛОКа КОррЕКцИИ

1О; блок )»13счи.!0»»Я 40, имеющий вхоД 41 наыла сложс!шя, вход 42 последнего операнда, сш»алы»а когорых появляются соответствен»О пр»»ячы rc» конце циклического сложеш|Я, Вход:-13 з»ака операнда, подключенный к ши»с знака слагаемого 39, вход 44 знака рсзулыята в сумматоре, выход 45 инвертироBaIIHB, » Bbi .0J, 46 caloiKBH»5I, Ilo+K lloченные K соотиетстиующ»м управляющим входам 4 и 3

»»Бсртпроиания и сложен;|я сумматора 1, выход сороса 47, »ырафазные выходы 48, 49 и 50, 51 -;, очередного операнда и знака результата и сумматоре, »одк;почснные к соответсти) io»3»l» входам 29, 30, 31, 32, 33 блока упр2!33!с»»я занесен»е >i кода слагаемого в сум:. Ятор 27.

Блок зы»сссн»я коды слагаемого в сумматор

21 состопг»з однотип»ы. узлов занесения кода 52 и тстряды 5 сумматора 1, каждый из которых содержит уз.л сборки 53, имеющий

la a»iIôop ì àLLH0ííbIõ 4-разрядных входа и од»» 4-разрядный выход, подключенный к соОтьстстгующсму выходу 24 блока занесения кода слагacl, ого в сумматор 21 и первый и второй узлы клана»ирован»я 54 и 55, имеющ»с |стырсхразряд»ы!. информационные выходы> подклю:с»пыс соответственно к первому и:ilopoai) информационным входам узла сборки 53, »»формационные 4-разрядные вхо;!ы» управляош»е входы, причем информац»о»»ый» управляющий входы первого узла клана»»рова»1!я 54 подключены к соответcTr3) I0iLLим первому 4-разрядному и первому управляющему входам 22 и 25 блока занесе,|ия кода с.|агаемого в сумматор 21, информаiIi. оп»ый» управляющий входы второй схемы кла»а;шроиания 55 подклночсны соответствен595729 но ко второму 4-разрядному и второму управляющему вхо ам 23 и 26 блока aai!ccc ния кода слагаемого в crier»aTO(> 21.

Блок управчения занесени." т кота сл-.г"-,пмого в сумматор 27 состоит из однотищ ых (по числ десятичных разрядов1 узлов упnaвления занесением 56. каждып пз которых содержит триггео 57 фикса!?ип псг>Г !оса, cдпничный вход которого связан с ГГОтвГтств>ЧОщИМ ВХОДОМ 28 Псрс«оед бЛОКа i «Ã>à!:,. n«j я занесением коча слагаемого в с т!."дтоп 27, а нулевой выхоч присоединен ко вхо . 29 cáonca этого:ке блока, элементы ИЛИ 58 п 59, выходы котовых соединены с conTBBTCTwчошими выходами 36 и 37 управления занесением блока . правлен!?я занесетт(?С,т (одд Слагаемого в сумматор 27, элементы И 60, 61, 62, 63. 64, 65. При этом выходы элементов И 60 и 61 подключены Ко вхочам эчемептд ИЛ1Л

58, выходы элементов И 62 и 63»очкчто(спы ко входам эле тента 1ЛЛИ 59, выход(1 ",Гмс«тов И 64 и 65 подключены к cooTBcTcTB !ощим выходам 35 и 34 вычитат?пя и прпбдвлсния шести данного блока, пепвьтй вход элГментов И 60, 62 и 65 подклю Тсн к е,чпнпчному выходч триггера 57 переноса, к нс левому выХОДЧ КОтОПОГO ПОДК,ЧТОЧЕНЫ ПЕРВЫЕ В. ОДЫ ЭЛЕментов И 61, 63 и 64. вторые входы элементов

И 60 и 63 подключены к входм 30 блока управления занесением кода с,тагасмого в сумматор 27, который пречставляст собой прямчто тцин парафазного входа знака опсранда, а вторые входы элемснтов 1Л 61 и 62 подключены ко входх 31 того >ке блока, который представляет собой инверснуто шппх парафазного входа знака операнда, втооыс входы элементов И 64 и 65 соединены соответственно со входами 32 и 33 блока т правлен!?я занесением кода слагаемого в с .хтхтатор 27, прямую и инверснмю шинами парафазного входа знака результата.

Устпойство работает следующим образом.

В исходном состоянии во всех тетодддх 13 и 18 пегистра слагаемого 11 и блока коррекции

16 И в триггерах 57 переноса блока управления занесением кода слагаемого в сумматоп

27 станавливдется нулевое значение.

В тетоадах 5 сумматот>а 1 устанавливается код 0110. Цикл(?ческое с ммгтровднттс и десятичных операндов начинается по сигналу блока управления 40, который появляется одновременно с поступлением по кодовым шинам слагаемых 38 первого слагаемого (Операнда1, который заносится в регистр с.чагасмого 11 и блок коррекции 16.

Если знак первого операнда oTDII(jaTcл?,нт,т!1, то его тетрады фиксирлотся в блоке коррекции 16 в обратном коде, а в регистре слагаемого 11 — в инверсном коде. В этом случае на выходе 49 блока управления 40 будет присутствовать сигнал, что при Н левых значениях во всех триггерах 57 переноса приводит к передаче в сумматор 1 содержимого тетрад

18 блока коррекции 16 через узлы клапанирования 55 и сборки 53. Если знак первого

О>>. »3" >a> T n-n >(!1>Г (1,«j»1 то Гчспдп-! адно

Г: т-я B гn»j,cò?J Глдгдсм(го 11 г- I!IJ>I.;Inм кодс

?! (Ь»1(Гппх Гт> iI ".-. o. 01 с ког>пл(jli(i 16 с пзб! т г— (О j 0110 т о»Г(х -.,"тт>д;тдх 18. Пт>!1 этом пмсс T

; Г-то л(гпд3»" гь(од 48 блока прав Ic(!»ii

40 Тто ппп тт ччсв?Чх "-,1!à÷c«! ях г трпггспах 57 и "nC. ОГД г?Т>? ВОЧПт 1(ПСРС (аЧС ПРЯМОГО КОЧД !

3 т! тTпдд 18:!Грсз узл(1 клдпднпроваппя 57

;60->Т;т! 5Ч . т. тп > ql>? 5> (>, >тмдт003

Рччон>ПГ 1" . Г ТТОСГ> ПЛ(1(ll(>Т Т(ОЛОВ Тlа в> Г-;-! 8 -,OTna . 5 6чок >гпраг„-с!.пя 40:!!!рдба-(! > - т Г-->--,>д, T» ä (ПО(».1 > ь? хо чс 4 б, Обсспсчпв 31011!j! j j IПО .1 П ОГ C.a(OÆ 111! C Cn ×Ð1lÆ(I(((n!0 C» Ì,,-тс 3 1 кото т пд эхо" дх 8 тстг!ад 5 и Г(тг-j I a г>> (ха "Г 47 06ГГ;-ечпвд OIIII .!1 у cT3 .!0BID

B(>Х тпчггГOOB 57 ПЕ >СПО>" д. В Т)ГЗ> ЛТ>ГПР.;СТ> -q ПГПГ>ОГО ОПСП3 Щд C СОД(I)>I(IIГ, мaT(ajar.-. 1 пп B n;птсй ТсТВа.ëc 5 i .c

ВЭ.Ч Ет ГГЧСI .ОСЧ т C В тЧТ ГСр3Х 57 ПСг Г .!Осд о. Окд прдвлс ппя здпсслтпсм кола ("дaг n>jo! в Г .1>?«топ 27 Гохг(д:тяются пулс«; (> З>«Д>((J 1;.;! С.ПД", ЖС ПОС. IС ПГГ!ССЬ1,11(П 1(01;J ТТ(11?.О-п ОП(РДП;ТД 1>З ПСГТ(стРД СЛаГДГМОГО (. 1 !j 1!I Оло!;.д 1.0г>ПГТ(ЦПП 6 ПО 1(очОВь?>Т IТ!П»;;1 Г 13."дс,.1» (38 т??>опсхочттт зд!?Гсст?т!с коча гторого огспд!Тчд г. рсгпстр Слагаемого 11 и блока корр кцт li 16. ФТ?((сап!(я 1(пфр ьгорого о«ср Jl à TIon .Тс.. О,.пт тдк жс. кдк и фиксация кс ",д т Гпгn"n О?срдпдд. Такт?>т образом. в контlс «? ТОТ.O такта, pè63«,añ.JIijя псргогn слдгаc -.10-:О 1(Го?с? ж(1>(0>т слтмдторд 1 в регистре с а Г> 0.0 11 " блока коррскп»п 16 у>кс буд:T . 3(1?111(Г" г(01.:l!I ЕОч г>торого Глдгдс>IРГО и по в о т>г 43 г. О, ок гпттдвлсщ>я 40 бсчст псрс,,", Гго 3«ai

В пропсГГ грпбдгллт«я второго Глдгасмо10 к промГ>к Тп (тому рсзультату, пахочящс . т Г я В Г1 I >j 3 òÎÎ ñ 1. г (I>?0;I>(яются та кис жс дсйствия, что 1! прп прпбав.чс пп псрвого слаГд-.>(00. Отд ПГ ЭТОГО тДКта C O:(Л ПЯ Зак (10>тдстся Р ". n i. ITO г пГКОто(?ых тстстада > 5 л ммдтопд 1, Ож(т возник«. ть псрспос, что б .!с T зд(т> 1(Гпровдпо зд Гч г cTBIJOBI(II в (n0TBvTcTBi !ощ Тх тппггсрах 57 б,чока T«oaBлсн!,.я занесет>щсм;(nba Глагдсмог0 в сумматор

27 Глппт птых зт?ачсппй, Трстьс Глдгдс"логo. которое на момсHT заBcрщсппя такта прпбдвлет(ия второго слагас ого 6> дет у>кГ здфпкспровд?10 conTRcTcTBvIOтп > обр:".30>; и т>сгпстрс слд>гас>того 11 п блока коррскцпп 16. псредается в сумматор 1 I.3iI c 0>I(cB(?ÿ Г,чсчуюп(пм образом: — СГ..(п з.(дк третьсгn Глдгаехтого OTpII!Iar. >Ij?>I!((ci»?!3,1 11,(J>I>i :n. Ic 49 б, jni(3 > пг>двлс

i пя >10(, Tn P тстг>д:ты 5 Ггмхтдторд 1, г !с т!О гпс»тя прсдьтчгт?(Гго С((0>ил(«я 61-тл т!ырдб >1 дп перенос, пепе",;.ется зпд>(с!11!Г Гоотвстствующей тетрдды 13 регистра счдгдс,того 11 тв хзле; правления запссснпехт 56 соотгетствующей тетрадь(трпггср 57 пепснога находится

Ii сcдпничт ом Гостс ян«п. IIOI(c TcTRI!c сп 11;lла

«3 выходе 49 блока уппавлли?я 40 открь(вдет элемент И 62, и Сигнал с вьтхоч,а элсмсптд

ИЛИ 59 поступаст нд первьш управляю(цпй

:ход 25 блока занесения слагаемого в сумма595729 тор 21 и откроет узел клапанировапия 54 соответствующего узла занесения кода 52), а в тстрады 5 сумматора 1, глс перенос отсутствовал, будут псрсляны значения иа соответствующих тстря,ч 18 блока коррекции 16 (:iлевое значение триггера 57 переноса и EIB.. ичис сш.валя на выходе 49 блока управлс1шя

40 об слагливаст появлсиис на Тзыходс элемента ИЛИ 58 сигнаТЯ, что. в свою Очсрсчь, приводит к открыванию второго узла клапяпировяния 55 узла Baftccelftfst кола 52 в блокс занесения кочя слагаемого в с! мчатор 21: — сели зияк оТсрс,чного опера!!ля по7чожитсльный (присутствх ст сигнал на выход!. 48 блока упрявлснТтя 40, то в тетралы 5 сумматора 1, где IIB прсдыд;щсм такте был перенсс, полятотся значения из соотвстству!Оц!Тчх тстрад 18 олока коррекпии 16, а «з тетрялы 5 с ммятора 1, где персHnc отсутствовал, передаются значения из соответстгуТопТих тстраЛ

13 ттегистра слагаемого 11.

Описяпньш процесс будет повторяться Л 1ТТ всех 77 слагаемых. Пост пление после,ч.-!его слагаемого на хстпойство сопрово к,чается Ttoдачей па вход 42 блока управления 40 сигналя. После пвибавлсТтия в схмматоп после fнего Операнла в тстпялах 5, гчс был Itetletfnc, будет затттиксиповяно и«тинное зиячсчис,чесятичных цит!тр искомой;Тесятичной c еммы. а в тетттядях 5, глс перс Inc Отс тствогя T. 6"лет зяг!тттксТтровяпо Я!!я !С!!!!с nnyar TOT!n !опт т

Ттттт!тр искохтой е »7!hT с из61,ттко . 6 (01 0

Поттятие «TICT»ITTTIITT» г, Тянт Ом с.т. ТЯТ Отт Осится к прямо 11 или обпатному колу лссятт, иного ITpc чстяв тения 7 ля ПО л1-сТ(!!!!я г < 7. ч мятопе окончательного тзез льтата !тсобходттмо содержимое в тетра.7!ах 5, где есть избьТток, уменьттТптт иа 1ltc ñò!.

Кроме того, если полi Тснный Оезх ".l òàò имеет Отрииятс льный зт ятс ттсобсочи»о пОСобразовать его обпатньТй кол. BBT!TIITCC«ttnaatfньт11 в сумхтятоис 1, в прямой т оЧ. Поэтомт после ппттбяв сттпч нос,чс "пего с я.ясчого осуществляется коррекция тетряд 5 сучхтаторя 1 в завис! чости от знака рсз,лт.тата I! от наличия пст17»оса при последнем слежении, затем TTOII OTTTTTTIятсльттом Пезс лт,тяте пттот зводится инвертирование значений во всех тетпалях 5 суммятопа 1 (по сигнал на выхолс

45 блока прявлсния 40). Пои этом, если знак отрицательный. то координация осу!11ествляется за счет поибавления кода 0110 в тс етпадь1 5 с чмматора 1. где !!мел место IteITetfnc (сигня,ч ия вы;оде 51 6.чока упр.";:лс T Tÿ Я0 и нулевое состояние триггера 57 переноса соответствт7ющем узле управления ване в 11 . 56 через элемент И 65 обеспечивает подачх сигнала на вход прибавления I!fecTTT 6 сnntaeTству!Ошей тетрядьт 5 cvMMBòoða 1, если зпяк результата положительный. то TIIIIT Отс тстгт тт переноса в тетраду 5 суммятОТза 1 по -. т" т сигнал вычитания кода 0110 (сигнал пя ходе 50 блока управления 40, подявяемь и l!a эле 1ент И 64 соответствующего узла упряг,леш я ".BI!eeetøeì 56).

После завершения описанной коррекции при отрицательном рсзультатс осуществляется инвертирование содержимого всех тетрад

5, что позволяет, независимо от знака результата, получать значение искомому десятичной су f>,l û /7 сл я Гя с 7 Ты % в 111) ямом кодс.

В рассматриваемом устройстве при циклиТсском ело.кении и слагаемых затраты времени Т „ня формТтровяпис десятичной суммы !

О составляет вели:.и!!у

7 уц Т д + 7 2(i — I) + ТЕ4) глс TI4 — время, затра швасмос на двоичное сложение 4-разрядных операндов (сложсни" тстрач первого операнда с колом 0110. зафиксированного в тстралах с мматора, или корр ски и и пос,"с сло>кения последнего опера!тля) .

Т вЂ” время лвоичного сложения представлений;Тссяти п*ых операндов.

В ппототи Ic лля наполнения подобной операции нсоб олимо затратить время

Т,, = 2 (ц — 1) Тв .

Таким образом, в предлагаемом устройстве достигается поставленная цель, 15

25

Формула изобретения

1. Ус-.чойство лля сложения десятичных чисел. cn cp; .Ta.tte," с мчатор, состоящий из и тетОяч. посчсловятсльТТО сосчиненных между сооой цепями персносов, регистр слагаемого, блок занесен!!я кола слагаехТОго в сумматор и блок управления, причем ко,човые шины слагаемых подклто ены ко входам регистра слагаемого, шина знака слягасхтого подклтО !с!та к управляТОцТсч вход рсгпстоа слагаечого и первоа вхоч3 олока vïITBâëåíITTI, вы n -T г1егистра слагаемого полклТО !си!.1 к вхо Iaaf О!ока зянсccíèÿ кода с чя гасмого в сумматор, выходы котопого полклтОТснТ! т<О вхоляч сумматова, отличатощееся тем, что, с целью увели45 !синя быстродействия. стройство содержит блок коррекции и блок управления занесе171ТСМ КОЛЯ СЧЯГЯСМОго В СУММатОР, ПРИЧЕМ КО

Тз;одам блока коррекции по.тключсны кодовые шин!! слягясхтого. а шина знака слагаег

Я-0 мого подключена к упрагляТощсму в .оду блока котзпскции. вьтхолы Тсоторого подключены к друТЛТм входам блока занесения кода слагаемого в сумматоп. выхолы переносов тетвад с м пятова полк,чТОчены к первым входам блока управления занесением коча слагаемого в схммятор, пепвь!с и гторые вьтхолы котопого подключены к первым п вторым управляющим входяTT олока зян7 сепия кода слагаемого в схмчатоп, Tpeòt.tt и четвертые выхо.чы á;Io60 кя хппявления занесением кода слагаемого в ст м. топ го.. Bl I tel«ко входам ппибавлетнТя шести и вычитания шести тетрад сумматора. выход знака результата сс мматора подклюТсн ко второму вхо U" блока управления, 65 пер: ый .; тор: вы::,. ы которого подключе595729 ны к управляющим входам сумматора, а третий, четвертый, пятый, шестой и седьмой выходы — ко второму, третьему, четвертому, пятому и шестому входам блока управления занесением кода слагаемого в сумматор.

2. Устройство по п. 1, отл ич а ющееся тем, что блок управления занесением кода слагаемого в сумматор состоит из и однотипных узлов управления занесением, каждый из которых содержит триггер, элементы И и

ИЛИ, причем единичный вход триггера подключен к соответствующему первому входу блока, а нулевой вход — ко второму входу блока, третий вход которого подключен к первым входам первого и второго элемента И, выходы которых подключены к первым входам первого и второго элементов ИЛИ, четвертый вход блока подключен к первым входам третьего и четвертого элементов И, выходы которых подключены ко вторым входам первого и второго элементов ИЛИ, пятый и

10 шестой входы блока подключены к первым входам пятого и шестого элементов И, вторые входы которых подключены соответственно к единичному и нулевому выходам триггера, а выходы — к соответствующим третьему и четвертому выходам блока, единичный выход триггера также подключен ко вторым входам первого и четвертого элементов И, а нулевой — ко вторым входам второго и третьего элементов И, выходы первого и второго элементов ИЛИ соединены с соответствующими первым и вторым выходами блока.

Источники информации, принятые во внимание при экспертизе

1. A. Н. Преснухин и др. Цифровые вычислительные машины, M., «Высшая школа», 1974, с. 137 — 150.

20 2. Авторское свидетельство СССР ¹441562, кл. G 06 7/385, 1972 (прототип).

595729

Редактор P. Киселева

Заказ 120/11 Изд. № 285 Тираж 841

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5

Подписное

Типография,. пр. Сапунова, 2

Составитель В. Березкин

Техред Л. Гладкова

Корректоры: А. Степанова и Л Брахннна