Устройство для регулирования передачи данных

 

ОПИСАНИЕ

ИЗОБРЕТЕ Н И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

111) 595872

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.02.75 (21) 2101180/18-09 с присоединением заявки № (23) Приоритет (43) Опубликовано 28.02.78. Бюллетень ¹ 8 (45) Дата опубликования описания 23.03.78 (51) М. Кл."- Н 04L 11(20

Государственный комитет

Совета Министров СССР ло лолам изобретений и открытий (53) УДК 621.394.6 (088.8) (72) Автор изобретения

Л. Д. Кислюк (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕГУЛИРОВАНИЯ ПЕРЕДАЧИ

ДАННЫХ

Изобретение относится к технике связи и может использоваться в устройствах для устранения временных сдвигов данны. ., принимаемых по двум линиям связи.

Известны устройства для регулирования передачи данных.

Однако из известных устройств для регулирования пер дачи данных содержит в каждой линии буферные накопители на полный кадр информации и линию задержки цикловых 10 импульсов, выходной сигнал которой считывает данные одновременно со всех накопителей (1).

Однако использование накопителей с большим объемом памяти приводит к задержке 15 сигнала и усложняет аппаратуру.

Наиболее близким техническим решением к изобретению является устройство для регулирования переда 1и данных, содержашее генератор сигналов считывания, выход кото- 20 рого чсрез блок буферной задержки считывания подключен к входу первого индикатора резерва памяти и через первый элемент

ИЛИ вЂ” к входу разрешения сдвига регистра памяти, выход которого подключен к сигналь- 25 ному входу блока выравниваюшей задер>кки непосредственно, а к сигнальному входу регистра памяти — через коммутатор записи, причем вход записи блока выравнивающей задержки соединен с выходом блока буферной 30 задержки считывания, а вход считывания-с вь1ходом генератора сигналов считываия (2).

Наиболее сушсственным недост",òêîì такого устройства является большая задержка данных, постуIIBIQIIIIIx в память при регулировании.

Цель изобретения — сокращение времени задержки данных при регулировании.

Для дости>кения поставленной цепи в устройство для регулирования передачи данных, содсржашес генератор сигналов считывания, выход которого через блок буферной задержки считывания подключен к входу первого индикатора резерва памяти и через первый элемент ИЛИ вЂ” к входу разрсц1еиия сдвига регистра памяти, выход которого подключс .1 к сигнальному входу блока выравнивающей задержки непосредственно, а к сигна Iüíîìó входу регистра памяти — через коммутатор записи, причем вход записи блока выравнивающей задержки соединен с выходом блока буферной задержки считывания, а вход считывания — с выходом генератора сигналов считывания, введены коммутатор линий связи, блок буферной задержки четных к",ëðo:.I, олок бх ферно11 3H,ер>к1 .II нечетных ка",1>E>B. триггер коммутац:и1 каналов запи:II, элсисит

И, второй и третий элементы ИЛИ, коммутатор сигнала циклической пе)>езаписи, иидlIhB595872 мента ИЛИ 13, а третий выход блока 19 циклической перезаписи соединен с третьими входами бло <а 2 буферной задержки считывания, блока 9 буферной задержки четных кадров и блока 10 буферной задержки нечетных кадров, четвертый выход блока 19 циклической перезаписи подключен к третьему входу индикатора 1б конца цикла, а вход второго индикатора резерва памяти соединен с соответствующим входом первого индикатора резерва памяти, Устройство для регулирования передачи данных работает следующим образом.

На вход устройства с двух линий связи поступают сигналы данных, представляющие собой последовательность кадров длительностью T„, которые могут следовать друг за другом с паузой длительностью не более T„, когда кадр данных в одной линии оканчивается раньше или позже, чем начинается кадр в другой линии.

Одновременно на вход коммутатора 8 поступают синхроимпульсы, цикловые импульсы и импульсы начала кадра. На выходе устройства имеется при этом непрерывный поток информации, синфазный с синхроимпульсами.

2т„

Регистр 5 имеет " разрядов, где т длительность единичного интервала, Входные сигналы данных через коммутаторы 7 и 8 вводятся в регистр 5 и с помощью генератора 1 считываются на выход устройства «непрерывный поток информации». Считывание данных производится начиная со старшего разряда регистра 5, при этом, если кадры данных не псрекрываются, то запись в первых W ячейках всегда отсутствует, а и — W ячеек занято.

Запись производится в W-ый разряд, поэтому данные в регистре 5 циклически перезаписываются с его выхода через коммутатор 7 на вход первого разряда. Циклическая перезапись осуществляется в течение интервала

Т„= Лп, где Л вЂ” период высокочастотного сигнала тактовой синхронизации, а интервал

Т„формируется блоком 19 при поступлении единичного элемента, запись которого в регистр 5 производится в момент, задержанный относительно начала интервала перезаписи

«а время Г Л. Величина W вычисляется и хранится в индикаторах 3 и 18. Для того чтобы операции считывания и записи не накладывались друг на друга по времени используется блок 2. При этом, если импульс считывания появляется на выходе генератора 1 в момент интервала перезаписи, то он задерживается в блоке 2 до конца интервала на время не более пЛ. Для компенсации флуктуации момента считывания и получения равномерного сигнала данных между выходом регистра

5 и выходом всего устройства включен блок б. Для записи,(анных в регистр 5 одновремен11о с двух линий при перекрытии кадров используются два канала записи с индикаторами 3 и 18.

В момент прихода первого единичного эле5

65 мента последующего кадра резерв памяти в индикаторе, соответствующем те(сущему кадру, составляет WÄ. и до конца кадра остастся

Af единичных э IcxicHTQI3. Тогда первый единичный элемент последующего кадра записывается в (W,— М)-ую ячейку, à L-ый в (W< — М вЂ” L! 1) -ую ячейку.

I-Iомср ячейки, в которую должен записываться очередной единичный элсме((т текущего кадра, хранится в основном пнднкаторс 3, а последующего кадра — г пндекаторе 18.

Причем величина Л выбирается из условия пЛ (т.

Для исключения потерь бита текущего пли последующего ка,ра, которому соответствует спнхроимпульс записи, приходяпцш во время циклической пс резаписи по последующему плп текущему кадру, с выхода коммутатора

8 указанный синхроимпульс записи поступаст в блок 19 через блоки 9 и 10. Начал(и(ос число в индикатор 18 записывается в соответствии с числом, находящимся в индикаторе 3, и числом еще не приняты. бит текущего кадра. Для этого служит ппдикато.> 1б.

Переключение каналов записи пропзгодится коммутатором 8. Нсчстнь .е кадры заппcl>Iваются по каналу, включающему в себя коммутатор 8, блок 10, блок 19, индикатор 3 и верхнюю ячейку коммутатора 7. Четные кадры записываются по каналу, включаю. нему в себя коммутатор 8, блок 9, блок 19, индикатор 18 и среднюю ячейку коммутатора 7.

Подключение выхода блока 19 к соответствующему индикатору осуществляется коммутатором 15, управляемым триггером

11, состояние которого зависит от пояг,ления синхропмпульса записи а выходс блока 9 плп !О. Выбор дополниTсльпого индикатора резерва памяти, соотвстствующсго lloследнему кадру, в который устанлвливлстся начальный сигнал, осуществляется коммутатором 17> управляемым сигналом с выхода коммутатора 8. Выход элемента 11ЛИ 4 подключен к в%оду регистра 5, а выход элемcl!та ИЛИ 13 — к (3ioду блока 9. Элемент ИЛИ

14 подключен вы;одом к входу коммутатора

7 и входу элемента И 12.

Такое уcTpolicTI>o обеспсчпваст сокращсппе времени задержки данных прп регулировании и повышает надежность путем умсньшсппя объема накопителя.

Формула изобретения

Устройство для регулирования псрс:(ачп данных, содер)кащсе генератор сигналов считы(3ания, выход которого через блок буферH O I I ЗаДЕРжКИ C (1(T!:((3 311((i(II 0 ., I IO >(C К В Х О Д У первого индикатора рсзсрвл памяти и через первый элсмспт ИЛИ вЂ” к (3хо(p((çðcii.!el(I!II сдвига j-åï(còðà плмят(1, выхо:i, (соторс(гс1 под(С1ЮЧСН К C!!Г((Л,11>ПС)М ВХО:." .(I.!ОК;1 13(>I>()ЛВП1113л(о(1(сй зад(! )1(1 1 ((спос1)сдс 1 всl(1(о> л к спг1(ллы!ом3. 1)ход3 рсгlic ;p I па31яTII чср::l (сом31, Тагор 3 аписll,;11)II>IC 13 о. 1 зли(IC!1 (l чокл

1: ы р л в!(и В а 10 U! с. и 3 а дс р ж Iс l (с ос, . и сч(с 131 (х о595872 - >и>/«>я

"(7/< /" >

; (аЯааа

i(Ï u3>/7(J а/ /<хГО)<мавлрс/>/

=- !

//е/(ае,а(/<)///1,mme

> а//а><)/> а! а << аа г !

< ! ! ! >

Составите,-гв О, Тихонов

T(xJ>c;I Л. Гладкова

:(орр(к I!>; ик Л. Котова

Гк Хмелева

Редактор Н. Суханова

110;<писиос

Изд. М 299 1 ира> 820

НПО Госу;(арствсип(гго ко) Il гcr;I Сов(та >>1ииистров (С(.Р

Ilo l(. l3>t II»(II>1>< T 13!Ill II откРытий

113035, Мссква, Ж-35, Р< уи(ска>! иав. д, 4/(>

Заказ 190/9. ии;>гJ) II,J>II>I, IIJ). (.а>пскова, 2 дом блока: буферной задержки с IHTbIBBEI IH, а вход считывания — с выходом генератора сигналов считывания, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени задержки данных прп регулировании, в него введены коммутатор линий связи, блок буферной задсракки четных кадров, блок буферной задсри<ки нечетных кадров, триггер коммутации каналов записи, элемснт И, второй и третий элементы ИЛИ, коммутатор сиги Iëа циклической перезаписи, индикатор I

ИЛИ вЂ” к второму входу блока буферной задержки четных кадров, à выход сигналов записи четных кадров коммутатора линий свя- 20 зп подключен к первому входу блока буферной задержки четных кадров, выход которого

If выход блока буферной задержки нечетных кадров соединены с входами блока циклической перезаписи и с 13.,одами триггера комму- 25 танин каналов записи, выход которого соединен с управляющим гходом коммутатора сигнала циклической перезаписи, сигнальный вход которого соединен с первым выходом блока циклической перезаписи, а выходы под- 30 ключены к вторым входам первого и второго индикаторов резерва памяти, выход сигнала цикла коммутатора линий связи соединен с первым установочным входом индикатора конца цикла, выход которого подключен к ус- 35 та)овочным входам индикаторов резерва 172 мяти через последовательно соединенные элемсll Г И и ком vl(TBTop стаповки> управляlоIlIi1El ВХОД I (!ход) 3,7CAIPIITEI И, Bbl <07, l

LI и к.7 и ч с с I< О Й и (.1) с 3 а:I и с и н 0;I к л 10 I с н к т р с т ьсму входу ип,III l

13Topol 0 ин (икатОра 1)сзсрва 1(амятll соединен с соответству ощиvl входом первого индикатора рсзс!)ва г(амятп.

Источнш<и информации, прппятыс во внимание прп экспертизе

1. /(13торское сьидстсльство СССР № 224566, кл. II 041 1/<00, 1963.

2../(13торскос свидетельство СССР № 511710, кл. 1-1 041 1/00, 1974.