Обучающаяся структура

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е » )вввв4

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) ЗаЯвлено 25.03.75(21) 2116776/18-24 (51) М. Кл.

G 06 F 7/38 с присоединением заявки №вЂ” (23) Приоритет—

Гасударственный комитет

Совета ееинистрав СССР по делам изобретений и открытий (43) Опубликовано05,03,78 Бюллетень № 9 (53) УДК 681. 325 (088,8) (45) Дата опубликования описания 25.02 78 (72) Автор изобретения

В.Г. Г1ак (71) Заявитель

Ростовский орденаТрудового Красного Знамени государственный университет (54) ОБУЧАЮЩАЯСЯ СТРУКТУР А

Обучающаяся структура относится к области технической кибернетики и вычислительной техники и может быть применена как многопараметрический многофункциональный преобразователь, как многофункциональное запоминающее устройство, как ассоциативная структура в распознающих системах для оперативной обработки информации, совмещенной с функциями запоминания и сравнения (опознавания)

Известна обучающаяся структура 11), содержащая иммитатор поля сенсорных элементов (датчики признаков), блок моделирования нейронов, где связи между элементами нейроноподобного типа набираются на коммутационной панели, обучение производится схемой управления, и функционирование нейронной сети регистрируется блоком индикации.

Недостаток его заключается в том, что настройка нейронной сети на выполнение определенной логической функции выполняется набором связей между элементами нейронного типа на коммутационной панели — вручную.

Известно устройство, близкое по технической сущности к предлагаемому (2), содержащее входной коммутатор, выходы которого через блок хранения признаков подключены к первой группе входов блока однородных арифмети чески х элементов, вторая группа входов которого соединена с выходами выходного коммутатора.

Недостатком этого устройства является низкая помехозащищенность, большое время процесса настройки.

Цель изобретения в повышении помехозащищенности и ускорении процесса настройки.

Это достигается тем, что в него дополнигельно введены переключатель режимов рабо10 гы, блок вывода, источник двухполярного напряжения и блок управления настройкой, причем первый выход источника двухполярного напряжения соединен с первым входом переключателя режимов работы, второй вход которого подключен ко второму выходу источника двухполярного напряжения, третий вход соединен с выходом блока управления настройкой, первый выход переключателя режимов работы подключен к третьей группе входов блока однородных арифметических элементов, группа выходов которого соединена с группой входов блока вывода, второй выход переключателя режимов работы соединен со входом выходного коммутатора, а третий выход подключен ко входу входного коммутатора.

На фиг. 1 изображена функциональная схе25 ма обучающейся структуры, для случая настраб942

59

3 иваемой опознающей структуры„на фиг. > . блок-схема элемента; на фиг. 3 — многоэтажный вариант обучающейся структуры с межрядовыми и межэлементными связями.

Обучающаяся структура состоит из блока 1 хранения признаков, блока 2 однородных арифметических элементов, блока 3 вывода, входного 4 и выходного 5 коммутаторов, переключателя б режимов работы, источника

7 двухполярного напряжения li блока 8 управления настройкой. Блок однородных арифметических элементов состоит из элементов обучаю.цей сети а;-, содержащих блоки 9;, весового умноженйя на входе с сигнальным входом

101> и управляющим входом 11>., где i= l, 2, ..., m; j = 1, 2, ..., п. Выходы блоков весового умножения 9 через блок 12 выделения каналов с максимальными сигналами соединены со входами сумматора 13. С сумматором 13 соединены последовательно блок 14 сравнения, преобразователь 15 напряжения в частоту, первый и второй интеграторы 16 и 17, блок 18 аналоговог< запоминающего устройства (АЗУ) и блок

l9 управления порогом. Второй вход блока

19 управления порогом подключен к выходу сумматора 13, а выход его — со вторым входом блока 14 сравнения. Выход блока АЗУ 18 соединен с усилителем 20 и с блоком 21 управления весом связи, выход которого является аналоговым выходом элемента. Другой вход блока АЗУ 18 соединен с коммутирук>щей шиной 22, управляемого извне ре>ки»о» «обучение» или «опознавание». Выход усилителя 20 соединен со вторым вычитаюшим входом блока 12 выделения каналов с максимальными сигналами, а вход подключен к выходу дополнительного сумматора 23, входы которого подключены к сигнальным импульсным входам элемента.

Работает устройство следующим образом.

Рассмотрим работу элемента обучающейся сети а,; .

Входные импульсы с других элементов обучающейся сети поступают на сигнальные входы

10; блоков 9; весового умножения, а управляющие весовые потенциалы — на аналоговые входы 11; . В блоке весового умножения происходит детектирование входной последовательности импульсов 130 интенсивности (частоте) и умножение его огибающей на значение веса связи, поступающего в виде потенциала напряжения на управляющий вход 111 Далее продетектированный и помноженный на коэффициент веса связи аналоговый сигнал поступает в блок 12 выделения каналов с максимальными сигналами. С другой стороны входные импульсные последовательности со всех сигнальных входов элемента суммируются 13 дополнительном сумматоре 23 и через усилитель 20, аналоговое значение напряжения общей интенсивности входного потока импульсов поступает на второй вычитающий вход блока 12 выделения каналов с максимальными сигналами.

Выделенные по амплитуде максимальные сигналы поступают далее через сумматор на первые входы блока 14 сравнения и блока

19 управления порогом. Проинтегрировацное значение его в блоке 19 управления порогом, с некоторой постоянной времени, поступает на второй вход блока 14 сравнения. Постоянная времени его управляется с блока АЗУ 18.

Разностное напряжение с блока 14 сравнения преобразовывается в частоту импульсов и через формирователь 24 стандартных импульсов поступает на сигнальный выход элемента.

Во втором интеграторе 17 происходит накопление частоты периодической активации элемента, который с увеличением числа мощных серий импульсации элемента (активности данного

1О элемента в сети), увеличивает заряд, накапливающийся в запоминающем устройстве блока

АЗУ 18. Соответственно оно увеличивает коэффициент усиления усилителя 20, становится жестче режим выделения каналов с максимальными сигналами.

Так происходит обучение элемента, когда по коммутирующей шине 22 поступает потенциал

«+ E» и блок АЗУ 18 находится в режиме

<<с 1е>КеНН11>> за 13ходнои информ<1г1ией.

В режиме «опознавания», когда по коммутиgQ рующей шине 22 поступает потенциал « — Е», блок АЗУ 18 переводится в режим «хранения» и на запоминающее устройство не действуют флюктуацип напряжения, поступающего со второго интегратора 17. Эта связь выключена.

Тогда выходной потенциал памяти, и соответственно, потенциал на аналоговом выходе элемента с блока 21 управления весом связи будет также неизменным. Это соответствует постоянной установке весов связей между элементами сети, настройке среды на решение определенной вычислительной функции.

Процесс обучения обучающеися структуры происходит следующим образом. Переключатель режима работы б находится в положении

«обучение». При этом выход блока 8 управления настройкой подключен к выходному коммуç5 татору 5, общая коммутирую1цая шина 22 подключена к источнику дву. полярного напряжения, полюсом «+ E». Тогда запоминающие устройства в АЗУ 18 всех элементов ооучаемой сети будут находиться в режиме «слежения» за входным напряжением, поступающи31и со вторых интеграторов 17.

На первый ряд элементов а, обучающейся сети поступают входные сигналы о в одном изображении с блока 1 хранения признаков.

При N такте показа обучаю1цейся последова45 тельности обучается (изменяется или настраивается вес связей) определенная часть элементов сети на этот образ или формируется цепочка «понятия». Г1ро1орению путей в желаемом напраьлении помогает блок 8 управления настройкой, а участок настройки (поощрения)— 0 выбирается с помощью выходного коммутатора

5 по соответствующей координате. Это г1озволяет задать каждому местоположению элемента в сети — «признаки» или элементарные понятия образа. Итак, полное установление конфигурации связей между элементами и будет соответствовать обучению структуры.

Переключатель б режима работы переводится в положение «опознавание» и на вход обучаемой сети блока 2 с блока 1 хранения признаков подается экзаменационная последовательность изображения. Результат сравнения запомнен596 942 ного и экзаменационного изображений через блок 3 вывода поступает на выход к регистрирующему устройству.

При использовании обучающейся структуры в системах автоконтроля и диагностики неисправностей аппаратуры, процедура работы на ней будет состоять в следующем: а) обучить связи элементов обучаемой сети, подачей исправного комплекса параметров; б) обучить связи элементов обучаемой сети подачей комплекса одного класса неисправных параметров, при части исправных параметров другого класса; в) обучить связи элементов обучаемой сети подачей комплекса исправных параметров первого класса и части неисправных параметров другого класса и т. д.

Все пункты выполняются с использованием поощрения проторению связей в желаемом направлении, стимуляцией (поощрением) через выходной коммутатор 5 на выходной ряд элементов обучаемой сети.

На этом процесс обучения связей элементов обучаемой сети распознаванию класса неисправностей аппаратуры заканчивается. А съем решения проводится с блока 3 вывода.

В случае использования обучаемой структуры в качестве многопараметрического многофункционального преобразователя, обучение связей производится аналогичным образом.

Обучение на требуемое функциональное преобразование входного сигнала осуществляется с помощью поощрения (наказания) определенных участков сети блоком 8 управления настройкой через выходной коммутатор 5. Преобразованный сигнал снимается с одного из элементов j — 1 ряда. Таким путем получается одновременно несколько функций преобразования, снимаемых с разных элементов обучаемой сети. Т. е. многопараметрическое входное описаине может быть параллельно преобразовано по многим функциям.

Экономический эффект от предложенного устройства состоит в упрощении процесса настройки и экономии внешнего оборудования.

Формула изобретения

Обучающаяся структура, содержащая входной коммутатор, выходы которого через блок хранения признаков подключены к первой группе входов блока однородных арифметических элементов, вторая группа входов которого соединена с выходами выходного коммутатора, отличающаяся тем, что, с целью повышения помехозащищенности и ускорения процесса настройки, в нее дополнительно введены переклю15 чатель режимов работы, блок вывода, источник двухполярного напряжения и блок управления настройкой, причем первый выход источника двухполярного напряжения соединен с первым

- одом переключателя режимов работы, второй ..од которого подключен ко второму выходу источника двухполярного напряжения, третий вход соединен с выходом блока управления настройкой,- первый выход переключателя режимов работы подключен к третьей группе входов блока однородных арифметических элементов, группа выходов которого соединена с группой входов блока вывода, второй выход переключателя режимов работы соединен со входом выходного коммутатора, а третий выход подключен ко входу входного коммутатора. Источники информации, принятые во внимание при экспертизе:

1. Авторское свидегельство СССР М 269632, кл. G 06 F 1/00, 07.1967.

2. Прангишвили И. B. и др. Однородные микроэлектронные ассоциативные параллельные процессоры, М., «Сов. радио», 1973. с. 7—

19.

596942

Фиг. У

Составитель В. Тарасов

Техред О. Л> гювая Корректор А. Гриценко

Тираж 826 Подписное

Редактор Брусов

Заказ l 141/47

LIHIINI IH Государственного комитета Совете Министров СССР по делам нзооретеннй и открытий! )3035, Москва, Ж-35. Раушская наб.. д. 4Д

Фн,н ал ППП «Патент», г. Ужгород ул. Проектная, 4