Формирователь импульса

 

ОП И САНИ Е и,„„

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнц-ву (22) Заявлено 020376 (2в) 2329187/18-21 (51) N. Кл.

Н 03 К 5/153 с присоецинениено заявки Ж (23} Приоритет (43} Опубликовано 05,0378.5толлетень J4 9

Говудврвтовномй ноантот

Соввто Ннннвтров CCCP но долото нввврвтоннн н атнрытнИ (53) УДК 621 ° 374 ° 34 (088. 8) (45) Дата опубликования описания 14.0278 (72) автор изобретения

В.В.Пуртов (73} Заявитель (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСА

Изобретение относится к устройствам для формирования импульсов, в которых импульсы выдаются в момент времени, соответствующий определенной части амплитуды переднего фронта входного импульса.

Известны формирователи импульсов, реализующие метод формирования импульса в момент времени -соответствующий определенной части амплитуды переднего Фронта входного импульса.

Эти формирователи содержат дискриминатор нуля, дискриминатор нижнего уровня, делитель, элемент задержки, сумматор, выходной Формирователь )1(.

Эти формирователи Фактически не работают в широком диапазоне величин фронтоз входных сигналов без перестройки устройства, т.е. для формирования импульса по достижении определен- 20 ного уровня по фронту входного импульса в диапазоне от единиц наносекунд до единиц микросекунд требуется, вопервых, знание (предварительное измерение) длительности фронта входного 25 импульса, во-вторых — перестройка линии задержки на требуемое время задержки.

С целью расширения функциональных воэможностей в формирователь импуль- 80

2 са, содержащий элемент НЕ, выход которого через элемент задержки соединен с первым входом сумматора, выход которого подключен к первому входу дискриминатора нуля, второй вход которого через дискриминатор нижнего уровня соединен со входами элемента НЕ и делителя напряжения, введен запоминающий блок первый вход которого соединен с выходом делителя напряжения, второй вход запоминающего блока подключен ко второму входу дискриминатора нуля, а выход запоминающего блока соединен со вторым входом сумматора. Иа Фиг.1 представлена структурная электрическая схема формирователя импульсат на Фиг.2 дана его временная диаграмма для трех различных входных импульсов (по осям абсцисс отложено время т, а по осям ординат — ток ).

Формирователь импульса содержит элемент НЕ 1, элемент задержки 2,сумматор 3, делитель напряжения 4, запоминающий блок 5 (амплитуды ослабленного импульса), дискриминатор нуля 6, дискриминатор нижнего. уровня 7 и выходной формирователь 8.

До поступления на формирователь импульса дискриминатор нуля 6 и запоминающий блок 5 блокированы дискрнмина597082 тором нижнего уровня 7. Поступающий на формирователь импульс (фиг. 2а) разветвляется на три цепи — в элемент задержки 1 (фиг. 2б), делитель напряжения 4 и дискриминатор нижнего уровня 7. Дискриминатор 7, имея высокую чувствительность, срабатывает, снимает блокировку с дискриминатора нуля 6 и разблокирует запоминающий блок 5.

Импульс, ослабленный делителем напряжения 4 (фиг.2в) запоминается блоком

5 (фиг. 2г) до окончания импульса дискриминатора нижнего уровня 7 (фиг.2д).

Задержанный элементом: задержки 2 (фиг. 2е), выходной сигнал с элемента

1 складывается в сумматоре 3 с сигналом, запомненным блоком 5 (фиг.2ж).

Полученный на выходе сумматора 3 биполярный сигнал поступает в дискриминатор нуля 6 (фиг. 2з), который в момент пересечения биполярным сигналом нуля формирует импульс, который окончательно формируется формирователем 8 (фиг. 2и) .

Элемент .задержки 2 в данномформирователе импульса имеет постоянное время задержки ts aaaxc(k Х), . где

Т„„е - максимальная длйтельность входного импульса, 7 — уровень. части амплитуды фронта входного импульса, по достижении которого формируется )О выходной импульс. Для входных импульсов, фронты которых различны и не пре вышают максимальной длительности входного импульса, сохраняются условия формирования выходного импульса в момент достижения уровнядсот максимума входного импульса без перестройки или замены элемента задержки 2.

Формула изобретения

Формирователь импульса, содержащий элемент НЕ, выход которого через элемент задержки соединен с первым входом сумматора, выход которого подключен к первому входу дискриминатора нуля, второй вход которого через дискриминатор нижнего уровня соединен со входами элемента НЕ и делителя напряжения, отличающийся тем, что, с целью расширения функциональных возможностей, в него введен запоминающий блок, первый вход которого соединен с выходом делителя напряжеиия, второй вход запоминающего блока подключен ко второму входу дискриминатора нуля, а выход запоминающего блока соедннен со вторым входом сумматора.

Источники информации, принятые во внимание при экспертизе:

1. Журнал ПТЭ Р 5, 1973, с. 128-131

597082

Составитель Г.Ильин

Техред М.Еелемеш Корректор А.Лакида Редактор 5.Федотов

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Заказ 1171/54 Тираж .1087 . Подписное ..

ЦНИИПИ .Государственного комитета Совета Министров СССР, по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5