Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией

 

;а = ! гветьнтиc-òехинчвс!<еаи

" - ча 1 ".

ОП ИСАН

ИЗОБРЕТЕН

Союз Советских

Социалистических

Республик

")599368

К АВТОРСКОМУ СВИДЕТЕЛ (61) Дополнительное к авт. свид-ву (22) Заявлено28.12.76 (21) 24357 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.03.78. Бюлл (45) Дата опубликования описания

51) М. Кл.

Н 04 1 1/10

Государстеениый комитет

Совета Министраа СССР по делам изобретений и открытий

53) УДК 621.394.14 (088.8) (72) Авторы изобретения

А. А. Беляков, Л. А, Вишняков, Л. К. Дуничева, В. А, Перегудов и М. С. 1.1ыпина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ ОБРАТНОЙ РАБОТЫ В

СИСТЕМАХ ПЕРЕДАЧИ ДИСКРЕТНЫХ СООБЩЕНИЙ С

ФАЗОВОЙ МОДУЛЯЦИЕЙ

Изобретение относится к электросвязи и может использоваться в системах передачи данных методом фазовой модуляции.

Известно устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией, содержащее декодер, выходы соответствующих разрядов которого подключены к входам первого дешифратора, выход которого подключен к входу первого элемента НЕ, причем к управляющим входам декодера, первого и второго дешифраторов подключен выход распределителя циклов, а также второй элемент НЕ и два элемента И (11.

Цель изобретения — упрощение устройства путем исключения одного из декодеров.

Для этого в устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией, содержащее декодер, выходы соответствующих разрядов которого подключены к входам первого дешифратора, выход которого подключен к входу первого элемента НЕ, причем к управляющим входам декодера первого и второго дешифраторов подключен вывод распределителя циклов, а также второй элемент НЕ и два элемента И, введены блок защиты, счетный триггер и элемент ИЛИ, при этом выходы соответствующих разрядов декодера через второй дешифратор подключены к одному из входов блока защиты, к другому входу которого подключен выход первого дешифратора, а выход блока защиты подключен к входу счетного триггера, выходы которого подключены соответственно к управляющим вхоб дам двух элементов И, информационные входы которых объединены между собой через второй элемент НЕ, а выходы элементов И через элемент ИЛИ подключены к информационному входу декодера.

iO На чертеже и: иведена структурная электрическая схема предложенного устройства.

Устройство для устранения обратной работы в системах передачи дискретных сообщений с фазовой модуляцией содержит декодер 1, выходы соответствующих разрядов которого подключены к входам первого дешифратора 2.

Выход последнего подключен к входу первого элемента НЕ 3, причем к управляющим входам декодера 1, первого 2 и второго 4 дешифраторов подключен выход распределителя циклов 5, а также второй элемент НЕ 6 и два элемента

И 7 и 8, введены блок защиты 9, счетный триггер 10 и элемент ИЛИ 11. При этом выходы соответствуюгцих разрядов декодера 1 через второй дешифратор 4 подключены к одному из входов блока защиты 9. К другому входу блока за25 щиты 9 подключен выход первого дешифрато599368 р3 2, а выход блока защиты подклктчен к |ходу

c«clного триггера 10. Выходы последнего подклк)чены.соответственно к управляющим входам,IBI X элемеHTOB И 7 II 8, HHQOpM3LIIIOHHbIC входы которых объединены между собой через второй элемент HE 6. а выходы элементов И 7 и

8 через элемент ИЛИ 1! подключены к информационному входу декодера 1.

Устройство работает следующим образом.

При отсутствии обратной работы с выхода счетного триггера 10 на второй вход элемента

И 7 поступает сигнал разрешения, и.со входа устройства информация в прямом коде поступает через элемент И 7 и элемент ИЛИ 11 в декодер 1 и на выход 12 устройства, который может быть подключен к накопителю. В это же время с другого выхода счетного триггера 10 сигналом запрета, поступающим на . второй вход элемента И 8, запрещается прохождение через элемент И 8 и далее инвертированной вторым элементом HE 6 входной информации. В декодере 1 осуществляется проверка делимости 20 очередной поступающей кодовой комбинации

F„(x) на образ|ю ций многочлен R(x) степени к, и если 033 делится без остатка, т. е. остаток

R, (х) =О, то на выходе первого дешифратора

2 и выходе 13 устройства появляется сигнал

«Верно» и информация из накопителя может быть выдана дальше. Если остаток Rl(х) -О, то сигнал «Верно» на выходе первого дешифратора 2 не формируется, а Н3 выходе первого элемента HE 3 появляется сигнал «Неверно», при котором информация из накопителя не выдается и может быть, например, псрсспрошена. Блок зашиты 9 в описанной ситуации находится в исходном состоянии и на его выходе сигналы не формируюгся.

В случае возникновения обратной работы во время приема информации в прямом коде з5 на выход !2 устройства и в декодер 1 бу, ут поступать инверсные кодовые комбинации F,(x), которым соответствует соотношение ! х(х) =Г (х) +Fn(x) При этом в конце каждого цикла составляющая F (x) дает остаток

Rz !x), и сигналы с выхода второго дсшифратор3 4 поступают на вход блока защиты 9. В это время первый дешифратор 2 фиксирует отсутствие остатков R (x) =0 и на выходе первого элемента НЕ 3 формируются сигналы «Неверно», при которых информация (в данном случае инвеpcll3B) из накопителя не выдается.

После фиксирования в блоке защиты 9 m раз остатка R (.|) на его выходе формируется сигнал. 1хритерий накопления m раз остатка К. (х) может зависеть от чередования остатков R (|) ц К1(х) = — О, а также от ситуации, когда отсутствует R (|), а К (х) 0, то соответствует приему комбинации F„(x), пораженной ошибками. с:пгнал с выхода блока зашить) 9 иерек,iios3eI счетный григгер !О в состояиие «О».

При этом прохождение инверсной информации через 3.til YlPIII И 7 H,далее 33HpCLLLBCTся сигH3 10 с выхода cчетно o триг, сра 10, а входная инверсная информация после вторичного инвертирования вторым элементом НЕ 6 уже в п рямом коде через элемент И 8, на втором входе которого имеется сигнал разрешения с другого выхода счетного триггера 10, и элемент

ИЛИ 1 поступает на первый выход и декодер

1. Формирование сигналов на выходе второго дешифратора 4 прекращается, а на выходе первого дешифратора 2 появляются сигналы

«Верно», возобновляется выдача информации из накопителя, и блок защиты 9 устанавливается в исходное состояние. При самоустранении обратной работы, когда на вход устройства вновь начинает поступать информация в прямом коде, эта жс информация, поступая через второй элемент НЕ 6, элемент И 8, элемент ИЛИ 11, оудет восприниматься в декодере ! как инверсная; вновь создаются условия для формирования сигнала на выходе блока защиты 9, и счетный триггер 10 переключается в состояние «1», при котором информация в прямом коде поступает с входа через элемент И 7 и элемент ИЛИ 10 в декодер 1 на выход

12 устройства.

Таким образом, в случае возникновения обратной работы при передаче методом фазовой модуляции предложенное устройство позволяет упростить оборудование, необходимое для выявления и устранения обратной работы. формула изобретения

Устройство для устранения обратной работы в системах передачи дискретных сообшений с фазовой модуляцией, содержащее декодер, выходы соответствующих разрядов которого подключены к входам первого дешифратора, выход которого подключен к входу первого элемента НЕ, причем к управляющим входам декодера, первого и второго дешифраторов подключен выход распределителя циклов, а также второй элемент НЕ и два элемента И, отличаюи(ийся тем, что, с целью упрощения устройства путем исключения одного из декодеров, введены блок защиты, счетный триггер и элемент

ИЛИ, при этом выходы соответствующих разрядов декодера через второй дешифратор подключеHbl к одному из входов блока защиты, к другому входу которого подключен выход первого дешифратора, а выход блока защиты подключен к входу счетного триггера, выходы котор«го подключены соответственно к управляюи им входам двух элементов И, информационные входы которых объединены между собой через второй элемент НЕ, а выходы элементов

И герез элемент ИЛИ подключены к информационному в.|оду декодера

) !сточники информ;-пши., принятые во вн.!»!3-!

IHе Г!ри Э.хсllcpтизс:

1..Чартьшов F.. М. Синхронизация в систем:,и реда! I,;I!cêðcò! H lõ сообщений, М..

«(.вязь». 97", ". 8. -- 84.

Выход

Выход Выход

Составитель Л. Каграманова

Редактор Т. Иванова Текред О. Луговая Корректор С. Шекмар

3 а к аз 1434/44 Тираж 805 Подписное

Е1НИИПИ Государственного комитета Совета Министров СССР по дедам изобретений и открытий

1! 3035. Москва, Ж-35, Ра шская наб.. л. 4 5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4