Цифровой дискриминатор

 

ф,рфвф ц чие%фл л ффтЯЙм тею ..Ю о и и 4й н и ие

ИЗОБРЕТЕНИЯ п71 600565 т" пита Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 27.02.75 (21) 2108779/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 30.03.78. Бюллетень № 12 (45) Дата опубликования описания 25.04.78 (51) М. Кл.з- 6 06F 15/36

Гасударстеенный комитет

Саеета Чинистраа СССР (53) УДК 681.3(088 8) по делам изобретений и открытий (72) Авторы изобретения

А. И. Безуглов и Г. Ш. Пекарский

Научно-исследовательский институт электронной интроскопии (71) Заявитель (54) ЦИФРОВОЯ ДИСКРИМИНАТОР

Изобретение относится к технике измерения характеристик случайных процессов и предназначается для осуществления дискриминации по уровням амплитуд случайных процессов и может быть использовано в анализаторах законов распределения.

Известен цифровой дискриминатор (1), имеющий большой объем оборудования, а именно для и-разрядного двоичного счетчика необходимо не менее 4п логических элементов И, ИЛИ.

Наиболее близким техническим решением к предлагаемому является цифровой дискриминатор (2), содержащий и-разрядный двоичный счетчик, триггер результата анализа, элемент И результата анализа, триггер управления, переключатели нижнего и верхнего уровней дискриминации.

К недостаткам дискриминатора относится функциональная сложность устройства, связанная с предварительной записью в двоичный счетчик дополняющего кода числа, соответствующего исходному уровню анализа, перед началом функционирования и промежуточной записью дополняющего кода числа, соответствующего ширине дифференциального «окна», в процессе работы дискриминатора, что снижает его быстродействие. Для такого дискриминатора время задержки между приходом на вход счетчика импульса, который является граничным для исходного уровня анализа, и готовность7о устройства к продолжению анализа, т. е. моментом окончания записи в счетчик кода ширины дифференциального «окпа», определяется выражением о)(n+2) 4,р, где n — число триггеров в двоичном счетчике;

t„ — время задержки срабатывания триггера.

Следовательно, время задержки /о, которое определяет максимальную частоту поступления импульсов на вход счетчика, довольно велико и сильно зависит от числа разрядов счетчика.

Цель изобретения — повышение быстродействия и упрощение дискриминатора.

Это достигается тем, что цифровой дискриминатор содержит потенциальный (n+1)— входовой элемент И нижнего уровня, 77, входов которого соединены через переключателили нижнего уровня дискриминации с единичными разрядными выходамп 77-разрядного двоичного счетчика, а выход — с единичным входом триггера результата анализа, потенциальный и-входовой элемент И верхнего уровня, входы которого связаны через переключатели верхнего уровня дискриминации

30 с едпничнымп разряднымп выходамп 17-раз600565 От(л mtn тр + и. (и) 50

3 рядного двоичного счетчика, а выход подключен к единичному входу триггера управления, единичный выход которого соединен с нулевым входом триггера результата анализа, а нулевой выход триггера управленияподключен к (и+1)-му входу (и+1)-входового элемента И нижнего уровня. Входам элементов И нижнего и верхнего уровней дискриминации, не подключенным к единичным разрядным выходам двоичного счетчика, соответствует единичный уровень напряжения на них.

В предложенном дискриминаторе минимальный период следования импульсов пачки

íа входе счетчика в общем случае зависит от устаповлеппых уровней анализа пли, иначе, от места и числа подкл)очспных входов элемента И нижнего уровня анализа (или верхнего) к разрядам счетчика. Если к разрядам счетчика подключено А входов элемента И (k= 1, 2, 3, ..., n), но с условием, что подключенные разряды счетчика представляют собой последовательно соединенную группу разрядов, то в этом случае дискриминатор обладает наибольшим быстродействием и время задер)ккп /О определяется выражением

tp — От1а mtn ур + /и — СОП$1, О где 4 — время задержки срабатывания многовходового элемента И;

k — число подключенных входов элемента И к разрядам счетчика.

В других случаях для ка кдого числа k)2 подключенных входов элемента И имеет место такое подключение, которое обеспечивает максимальное время to для данного k, определяющееся выражением () ) Р+ и

Ointn max

2 и — 1 а для всех прочих подключений (для данного

k) 4 заключено между (lг) t, ) От(а m tn И 0m tn max

Таким образом, для предложенного устройства время tq определяется выражением

Лпализ выражений для времени 4 прототипа и предложенного устройства показывает, что в зависимости от установленных уровней анализа соотношение максимальных частот импульсов на входе счетчика предложенного устройства и прототипа определяется выражением

=2 —:и, fmàõ прелл. Птах прототип: е т. е. предложенное устройство имеет значительно большее быстродействие по сравнению с прототипом.

На чертеже представлена структурная схема предлагаемого дискриминатора.

Цифровой дискриминатор состоит из входной клеммы 1 двоичного счетчика, входной клеммы 2 импульса окончания пачки импульсов, и-разрядного двоичного счетчика 3, переключателей 4 и 5 нижнего и верхнего уровней дискриминации соответственно, потенциального и-входового элемента И б верхнего уровня анализа, потенциального (n+1) -входового элемента И 7 нижнего уровня анализа, триггера 8 результата анализа, триггера

9 управления, линии 10 задержки, элемента

И 11 результата анализа, кнопки 12 приведения устройства в исходное состояние, выходной клеммы 13.

Работает цифровой дискриминатор совместно с блоком амплитудного преобразования, который преобразует амплитуду входного сигнала в пачку импульсов н вырабатывает также импульс ее окончания.

Перед началом работы с помощью кнопки

12 дискриминатор приводится в исходное состояние. Переключатели нижнего 4 и верхнего 5 уровней дискриминации подключаются к тем единичным разрядным выходам двоичного счетчика, прямые коды которых соответствуют величинам нижнего NI и верхнего

N2 уровней дискриминации.

Если на входе 1 появляются импульсы, то двоичный счетчик начинает их сосчитывать.

В процессе счета в момент времени, когда число сосчитанных импульсов У становится равным нижнему уровню дискриминации NI„ что соответствует появлению единичных уровней напряжения на входах элемента И 7 нижнего уровня, подключенных к счетчику, элемент И 7 срабатывает на совпадение и опрокидывает триггер 8 результата анализа, на выходе которого образуется единичный разрешающий уровень напряжения. Если число импульсов в пачке больше или равно

NI, но меньше верхнего уровня N2, то импульс окончания пачки, поступающий на вход

2, проходит на выход элемента И 11, так как на втором его входе стоит разрешающий уровень, Этот же импульс через линию 10 задержки приводит устройство в исходное положение, осуществляя сброс всех триггеров устройства.

Если число сосчитанных импульсов N становится равным верхнему уровню дискриминации N, то происходит срабатывание элемента И б верхнего.уровня, который опрокидывает триггер 9 управления. В свою очередь, триггер 9 по единичному выходу опрокидывает в исходное состояние триггер 8, на выходе которого при этом разрешающий потенциал, установленный при срабатывании элемента

И 7, сменяется запрещающим для элемента

И 11, и импульс окончания пачки в этом случае не проходит на выход элемента И 11.

Одновременно с блокировкой элемента И

11 триггер 9 по нулевому выходу производит блокировку элемента И 7 нижнего уровня дискриминации для исключения повторных

600565

Формула изобретения

Составитель А. Безуглов

Техред А. Камышникова

Корректоры; Е. Мохова н Е. Хмелева

Редактор О. Пушкин

Заказ 919/6 Изд. № 338 Тираж 841

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5

Подписное

Типография, пр. Сапунова, 2

5 срабатываний элемента И 7 при условии, что числО сосчитанных импульсов N) Ni+N2.

Таким образом, импульс окончания пачки с входа 2 проходит на выход 13 устройства при выполнении условия

N,

Использование потенциальных многовходовых элементов И для сравнения кодов нижнего и верхнего уровней дискриминации выгодно отличает предлагаемый цифровой дискриминатор от прототипа, так как при этом устройство упрощается и повышается его быстродействие.

Цифровой дискриминатор, содержащий иразрядный двоичный счетчик, триггер результата анализа, элемент И результата анализа, триггер управления, переключатели нижнего и верхнего уровней дискриминации, отличающийся тем, что, с целью повышения быстродействия и упрощения дискримин атора, он содержит потенциальный (n+1) -входовой элемент И нижнего уровня, и входов которого соединены через переключатели нижнего уровня дискриминации с единичными разрядными выходами и-разрядного двоичного счетчика, а выход соединен с единичным входом триггера результата анализа, потенциальный и-входовой элемент И верхнего уровня, входы которого соединены через переключатели верхнего уровня дискриминации с единичными разрядными выходами иразрядного двоичного счетчика, а выход подключен к единичному входу триггера управления, единичный выход которого соединен с нулевым входом триггера результата анализа, а нулевой выход триггера управления подключен к (и+1) -му входу (n+1) -входового элемента И нижнего уровня.

Источники информации, 20 пр нятые во вни ание при экспертизе

1. Авторское свидетельство СССР Мв 374608, кл. G 06F 15/36, 1973.

2. Авторское свидетельство СССР Ив 370612, кл. G 06F 15/36, 1973.