Преобразователь частоты сигнала в цифровой код

 

3ДГМзт,в

СПИ

ИЗОБРЕТЕНИЯ (,ц 600727

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 17.12.75 (21) 2300627/18-21 с присоединением заявки № (51) М. Кл.- Н ОЗК 13/20

ГосУдаРственный комитет (23) Приоритет

Совета Министров СССР но делам изобретений и открытий (53) УДК 621.376.22 (088.8),(43) Опубликовано 30.03.78. Бюллетень № 12 (45) Дата опубликования описания 18.04.78 (72) Авторы изобретения Ю. Д. Долинский, К. К. Поляков, T. Г. Соловьева и Э. Н. Туниманова (71) Заявитель

Научно-производственное объединение «Геофизика» (54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ СИГНАЛА

В ЦИФРОВОЙ КОД

Изобретение относится к импульсной технике.

Известен преобразователь частоты сигнала в цифровой код, содержащий делитель входной частоты, счетчик грубого отсчета, подсчитывающий число выходных импульсов этого делителя в течение фиксированного временного интервала, и счетчик, подсчитывающий число импульсов, необходимых для заполнения делителя входной частоты после окончания временного интервала (1). Недостатком такого преобразователя является его сложность.

Наиболее близким к изобретению является преобразователь, содержащий логический элемент И, один вход которого соединен со входом преобразователя и первым входом формирователя сигнала временного интервала.

Второй вход формирователя соединен с первым выходом генератора эталонной частоты и первым входом второго логического элемента

И. Второй вход второго элемента И подключен к первому выходу формирователя сигнала временного интервала, второй вход которого соединен со вторым входом первого из упомянутых логических элементов И. Выход первого элемента И соединен со входом счетчика, выход которого подключен к первому входу сумматора, причем второй выход генератора эталонной частоты соединен со входом делителя частоты (2). Этот преобразователь не обеспечивает достаточной точности.

Целью изобретения является повышение точности. Поставленная цель достигается тем, 5 что в преобразователь введены реверсивный счетчик, логический элемент антисовпадения и дополнительный логический элемент И, входы которого соединены с выходом делителя частоты и третьим выходом формирователя сиг10 нала временного интервала, а выход — с первым входом логического элемента антисовпадения, второй вход которого подключен к выходу реверсивного счетчика. Вход управления счетчика соединен с выходом первого логиче15 ского элемента И, вход сложения — с выходом второго логического элемента И, а вход вычитания — с выходом логического элемента антисовпадения и вторым входом сумматора.

20 Структурная схема описываемого преобразователя приведена на чертеже.

Преобразователь содержит счетчик импульсов 1, сумматор 2, логические элементы И 3

25 и 4, формирователь 5 сигнала временного интервала, логический элемент И 6, генератор 7 эталонной частоты, делитель частоты 8, реверсивный счетчик 9 и логический элемент антисовпадения 10. Преобразуемый частотный сиг30 нал подается на вход 11.

„ 600727 -.

Формироватсль 5 псрссчптываст определенное число импульсов генератора 7 эталонной частоты и формирует фиксированный временной интервал. Формирователь запускается одним из входных импульсов, поступающих на

его установочный вход, в результате чего осуществляется синхронизация начала врсмснного интервала с началом периода преобразуемой частоты (с точностью до периода эталонной частоты). С выхода формирователя 5 на входы логических элементов И 3 и 4 в течение фиксированно"0 временного интервала поступает разрсшающий сигнал, а на вход логического элемента И 6 — запрещающий. Вследствие этого входные импульсы проходят через логический элемент И 3 на вход счетчика 1, который подсчитывает число импульсов, поступавших на его вход. По окончании временного интервала на счетчике 1 оказывается число, равное количеству периодов измеряемой частоты, укладывающихся в фиксированный временной интервал.

Импульсы эталонной частоты с выхода генератора 7 через логический элемент И 4 поступают па вход реверсивного счетчика 9 и подсчитываются им. Поскольку каждым импульсом, проходящим через логический элемент И 3, счетчик 9 устанавливается в нулевое состояние, а прохождение выходных импульсов генератора 7. через логический элемент И 4 прекращается одновременно с окончанием фиксированного временного интервала, то к окончанию этого интервала счетчик 9 подсчитывает количество импульсов эталонной частоты, укладывающихся в последний, незавершенный период измеряемой частоты.

По окончании фиксированного временного интервала на вход логического элемента И 6 с выхода формирователя 5 подается разрешающий сигнал, благодаря чему выходные импульсы генератора 7 через делитель частоты

8 и элемент И 6 проходят на вход логического элемента антисовпадения 10, с выхода которого импульсы поступают на вычитающий вход реверсивного счетчика 9 и вход сумматора 2. Элемент антисовпадения 10 закрывается при нулевом состоянии реверсивного счетчика

9 и открывается при любом другом состоянии счетчика. Таким образом, если на вычитающий вход счетчика 9 поступило такое же число импульсов, как и на суммирующий вход с выхода элемента И 4 в течение последнего, незавершенного периода измеряемой частоты, то счетчик 9 оказывается в нулевом состоянии и элемент антисовпадения 10 закрывается.

Поступление импульсов на вычитающий вход счетчика 9 и на вход сумматора 2 прекращается. Следовательно, на вход сумматора 2 поступает пачка импульсов, скисло которых равпо подсчитанному ранее счетчикам 9 числу импульсов эталонной частоты, а частота следования равна частоте выходных импульсов делителя частоты 8. Коэффициент деления последнего выбирается с учетом быстродейстьия сумматора 2 так, чтобы по каждому выходному импульсу счетчика 9 число из счетчика 1 заносилось в сумматор 2 и в нем выполнялась операция сложения (делитель час10 тоты может быть заменен независимым генератором импульсов той же частоты). По окончании всех операций сложения совокупность состояний счетчика 1 и сумматора 2 представляет собой цифровой код, который численно

15 равен значению частоты сигнала преобразования. Относительная погрешность преобразования 10 — за время преобразования менее 0,2с.

20 Формула изобретения

Преобразователь частоты сигнала в цифровой код, содержащий первый логический элемент И, один вход которого соединен с первым

25 входом формирователя сигнала временного интервала, второй вход которого соединен с первым выходом генератора эталонной частоты и первым входом второго логического элемента И, второй вход которого подключен к

30 первому выходу формирователя сигнала временного интервала, второй вход которого соединен со вторым входом первого логического элемента И, выход которого соединен co Входом счетчика импульсов, выход которого под35 ключсн к первому входу сумматора, причем второй выход генератора эталонной частоты соединен со входом делителя частоты, отл ич а ю щи и с я тем, что, с целью повышения точности, в него дополнительно введены ре40 версивный счетчик, логический элемент антисовпадения и логический элемент И, входы которого соединены соответственно с выходом делителя частоты и третьим выходом формирователя сигнала временного интервала, а

45 выход — с первым входом логического элемента антисовпадения, второй вход которого подключен к выходу реверсивного счетчика, вход управления которого соединен с выходом первого логического элемента И, вход сложе50 ния — с выходом второго логического элемента И, а вход вычитания — с выходом логического элемента антисовпадения и вторым входом сумматора.

Источники информации, 55 принятые во внимание при экспертизе

1. Патент Великобритании № 1333855, кл.

G 4Н, 1976.

2. Авторское свидетельство СССР №362467, кл. Н ОЗК 13/20, 1972.

600727

Редактор Н. Громов

Заказ 266/12 Изд. 1,го 322 Тираж 1087

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4, 5

Подписное

Типография, пр. Сапунова, 2

Составитель В. Егорова

Техрсд Н. Рыбкина

Корректоры: Л. Врахнина п О. Тюрина