Асинхронный регенератор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (11) 604159

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свиц-ву— (22) Заявлено 039175 (21) 2093005/09 с присоединением заявки ¹â€” (23) Приоритет (51) М. (л.

Н 0 . В 3/04

& 05 В 11/40

Гоорйоротвоииый иовитвт

Совоти Миииотров СССР

lo йоиив иэобротвиий и открытий (53) УДК 621. 394. 14 (088.8) (43) Опубликовано 25Л478.Бюллетень ¹ 15 (45) Дата опубликования описания 060478 (72) Авторьв изобретения

В.И.Чеусов и В.Н.Васильев

Специальное конструкторское бюро Морского гидрофизического института AH УССР

P1) Заявитель (54) АСИНХРОННЫЙ РЕРЕНЕРАТОР

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных при построении устройств регенерации информации.

Известен асинхронный регенератор, .содержащий входной компаратор и последовательно соединенные интегратор, выходной компаратор и триггер (1).

Однако отсутствие анализа по амплитуде после детектирования снижает точ- 1g ность регенерации.

Цель изобретения — повышение точности регенерации принимаемых информационных сигналов.

Для этого в асинхронном регенерато- 1я ре, содержащем входной компаратор и последовательно соединенные интегратор, выходной крмпаратор и триггер, введены прерыватель входного сигнала, пороговые блоки минимального, макси QQ мального и медианного уровней сигнала, первый и второй инверторы, элемент

ИЛИ-НЕ, формирователь сигнала Сброс .

При этом пороговые блоки минимального, максимального и медианных уровней сиг- 25t нала подключены параллельно интегратору, причем к управляющим входам по- рогового блока максимального уровня сигнала подключены соответственно выход минимального уровня входного сиг- 80

2 нала входного компаратора и выход максимального уровня сигнала выходного компаратора непосредственно, а выход максимального уровня входного сигнала входного компаратора — через первый инвертор, к управляющим входам порогового блока минимального уровня сигнала .подключены выходы максимального и минимального уровней входного сигнала входного компаратора через первый и второй инверторы соответственно и вы ход минимального уровня сигнала выходного компаратора, а к управляющим входам порогового блока медианного уровня сигнала подключены соответственно выход максимального уровня входного сигнала входного компаратора непосредственно, а выход минимального уровня входного сигнала входного компаратора и выход минимального уровня сигнала выходного компаратора через последовательно . соединенные элемент

ИЛИ-HE и формирователь сигнала Сброс.

Кроме того, выход максимального уровня сигнала выходного компаратора подключен к управляющему входу входного компаратора, управляющий выход и информационный вход которого через пре" рыватель входного сигнала подключены ко входу интегратора.

604159

Пороговый блок 7 содержит операционный усилитель 19, на вход которого подается эталонное опорное напряжение максимального уровня По„, а выход усилителя 19 соединен со входом клю ча 20, управляющий вход которого соединен с выходом элемента И 21.

На чертеже дана структурная электрическая схема предложенного регенератора.

0н содержит входной компаратор 1 и последовательно соединенные интегратор 2, выходной компаратор 3 и триггер 4, прерыватель 5 входного сигнала, пороговые блоки 6,7, 8 минимального, максимального и медианного уровней сигнала первый и второй инверторы

9, 10, элемент ИЛИ-НЕ 11, формирователь 12 сигнала Сброс, при этом пороговые блоки 6, 7, 8 минимального, максимального и медианных уровней сигналов подключены параллельно интегратору 2, причем к управляющим входам порогового блока 7 максимального уровня сигнала подключены соответственно выход минимального уровня входного сигнала входного компаратора 1 и выход максимального уровня сигнала выходного компаратора 3 непосредственно, а выход максимального уровня входного сигнала входного компаратора 1 — через первый инвертор 9, к управляющим входам порогового блока 6 минимально- 25 го уровня сигнала подключены выходы максимального и минимального уровней входного сигнала входного компаратора

1 через первый и второй ннверторы 9, 10 соответственно и выход минимально- 30 го уровня сигнала выходного компаратора 3, а к управляющим входам порогового блока 8 медианного уровня сигнала подключены соответственно выход максимального уровня входного сигнала входного компаратора 1 непосредственно, а выход минимального уровня входного сигнала входного компаратора 1 и выход минимального уровня сигнала выходного компаратора 3 через последователь-40 но соединенные элемент ИЛИ-НЕ 11 и формирователь 12 сигнала Сброс, кроме того, выход максимального уровня сигнала выходного компаратора 3 подключен к управляющему входу входного компаратора 1, управляющий выход и информационный вход которого через прерыватель 5 входного сигнала подключены ко входу интегратора 2.

Входной компаратор 1 содержит сдвоенный компаратор 13 регистрации максимального и минимального уровня входного сигнала, выход максимального уровня входного сигнала которого через элемент ИЛИ-НЕ 14 подключен к входу элемента И 15, второй вход которого соединен с выходом минимального уровня входного сигнала того же компаратора13.

Пороговый блок 6 содержит операционный усилитель .16 минимального уровня на вход которого подается эталонное 60 опорное напряжение минимального уровня .Ц, „, а выход усилителя 16 соединен с сигнальным входом ключа 17 опорного напряжения минимального уровня, управляющий вход которого соединен 65 с выходом элемента И 18.

Пороговый блок 8 медианного уровня сигнала содержит операционный усили.тель 22, на вход которого подается эталонное напряжение, равное половине уровня напряжения от Uo„,„ „ aoU „ а его выход соединен с огранйчителемстабилизатором 23 и входом ключа 24.

Регенератор работает следующим об. разом.

Принимаемый входной сигнал поступает на входной компаратор 1. Если уровень входного сигнала меньше порога

U,, на обоих выходах входного компаратора 1 зоны входного сигнала выходной сигнал отсутствует, т.е.ключ 24, элементы И 21 и 15, а следовательно ключ 20 и преобразователь 5 входного сигнала закрыты.

Предположим, что в рассматриваемый момент уровень сигнала на выходе интегратора 2 лежит в пределах U „с,„+

+О .„ т.е. не достиг уровня регистрации сигнала выходным компаратором 3 в результате чего сигнал на его выходе отсутствует, т.е. закрыты элемент И 18, а следовательно и ключ 17, дополнительно блокируется элемент И 21 кроме того, в данном случае на входах элемента ИЛИ-НЕ 11 сигналы также отсутствуют, в результате чего на его выходе появляется сигнал, открывающий формирователь 12 сигнала "Сброс разрешающий разряд интегратора 2.При достижении напряжения на >выходе интегратора 2 Уь,„,„- напряжение нижнего уров-. ня регистрации сигнала выходным компаратором 3 — на его .выходе появляется сигнал, устанавливающий триггер 4 в состояние 0, снимающий блокировки элементов И 18 и ИЛИ-НЕ ll, в результате чего закрывается формирователь 12 сигнала Сброс, размыкая цепь разряда интегратора 2, открывается ключ

17, разрешающий операционному усилителю 16 осуществлять удержание на выходе интегратора 2 эталонного напряжения минимального уровня Uonwi r выбираемого (по абсолютной величине) несколько выше, чем .При превышении входным сигналом порога 0 „„ на выходе компаратора 1 появляется сигнал, снимающий блокировку элемента И 21 через инвертор 10 блокирующий элемент И 18, прекращающий удержание на выходе интегратора 2 эталонного напряжения минимального уровня, через элемент ИЛИ-НЕ 11 подтверждающий закрытое состояние формирователя 12 сигнала Сброс соответствую604159 щее разомкнутому состоянию цепи разряда интегратор 2. Кроме того, этот сигнал через элемент И 15 открывает прерыватель 5 входного сигнала, разрешающий прохождение принимаемого входного сигнала на вход интегратора 2.

Начинается его переразряд. Снимается выходной сигнал с выходного компарато; ра 3. При достижении напряжения на выхоДе интегРатоРа 2Uom „на выхоДе выходного компаратора 3 появляется сигнал, устанавливающий триггер 4 в состояние 1, снимающий блокировку элемента И 21 и через элемент ИЛИ-HE

14 блокирующий элемент И 15 и закрывающий прерыватель 5 входного сигнала, запрещая прохождение принимаемого входного сигнала на вход интегратора 2.

Начинается процесс удержания на выходе интегратора 2 эталонного напряжения максимального уровня, осуществляемый 20 операционным усилителем 19 и ключом 20, управляемым через элемент И 21 анало гично описанному ранее. В случае, если уровень входного сигнала превысит порог входного сигнала Uc m <, на выходе входного компаратора 1 появляется сигнал, которьй через инвертор 9 запрещает процессы удержания на выходе интегратора 2 эталонных напряжений и прохождения принимаемого входного сиг- 30 нала на вход интегратора 2 — через элементы ИЛИ-HE 14 и И 15, разрешая через ключ 24 разряд интегратора 2 до уровня середины опорных напряжений т.е. до уровня 35

+05 » м (» =» )

Напряжение разряда стабилизируется ограничителем-стабилизатором 23, а задается операционным усилителем 22, удерживающим через ключ 24 на выходе 40 интегратора 2 напряжение

on min 0i5 (+on mo.Ä Uon min) во время превышения входным сигналом порога 11с к °

Применение подобного устройства, позволяющего осуществлять непосредст-, венное интегрирование огибающей принймаемого сигнала без каких бы то ни было преобразований, которые неизбежно вносят искажения> дает возможность осу- 60 ществлять контроль входного сигнала по уровню, позволяет повысить точность регистрации информации, а применение современных интегральных операционных усилителей и ИМС сравнительно просто 66 обеспечит достижение разрешающей способности 0,1%. формула изобретения

Асинхронный регенератор, содержащий входной компаратор и последовательно соединенные интегратор, выходной компаратор и триггер, о т л и ч а ю шийся тем, что, с целью повышения точности регенерации принятых информационных сигналов, введены прерыватель входного сигнала, пороговые блоки минимального, максимального и медианного уровней сигнала, первый и второй инверторы, элемент ИЛИ-НЕ, формирователь сигнала Сброс, при этс м пороговые блоки минимального, максимального и медианного уровней сигнала подключены параллельно интегратору, причем к управляющим входам порогового блока максимального уровня сигнала подключены соответственно выход минимального уровня входного сигнала входного компаратора и выход максимального уровня сигнала выходного компаратора непосредственно,а выход максимального уровня входного сигнала входного компаратора †через первый инвертор, к управляющим входам порогового блока минимального уровня сигнала подключены выходы максимального и минимального уровней входного сигнала входного компаратора через первый и второй инверторы соответственно и выход минимального уровня сигнала выходного компаратора, а к управляющим входам порогового блока медианного уровня сигнала подключены соответственно выход максимального уровня входного сигнала входноГо компаратора непосредственно, а выход минимального уровня входного сигнала входного компаратора и выход минимального уровня сигнала выходного компаратора через последовательно соединенные элемент ИЛИ-НЕ и формирователь сигнала Сброс, кроме того выход максимального уровня сигнала выходного компаратора подключен к управляющему входу входного компаратора, управляющий выход и информационный вход которого через прерыватель входного сигнала подключены ко входу интегратора.

Источники информации, принятые во внимание при экспертизе:

l. Гуров В.С. и др. Передача дискретной информации и телеграфия,M., Связь, 1969, стр.118-120,Рис.4-6

604159

Составитель A.Ìåíüøèêîâà

Редактор Н.Большакова Техред A.Богдан Корректор А.Лакида

Заказ 2125/49 Тираж 895 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП Патент, г. ужгород, ул. Проектная, 4