Преобразователь напряжения в скважность импульсов

 

(i) 6О6 2О9

Сомма Советских

Социалистических

Респубпин

К АВТОРСКОМУ СВИДИБДЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 81.08.76(21) 2365605/18-21 с присоединением заявки № (23) Приоритет(43) Опубликовано05.06.78.Бюллетень Хе 17 (45) Дата опубликования описания )3.OW a8 (51) М, Кл, Н 03 К 13/20

Гасударственный «омнтет

Ссавта Мнннстраа СССР ао делам нвоеретеннй н ат«рытнй (53) УДК 681.325 (088,8) (72) Автори изобретения

А. В. СитиикоЬ и В. И. Бпниов

Pl) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ

В СКВАЖНОСТЬ ИМПУЛЬСОВ

Изобретение относится к технике преобразования сигнала постоянного тока в импульсный сигнал, может быть использовано в системах автоматического управлении.

Известен преобразователь напряжения в скважность импульсов, содержащий модулятор входного сигнала, пороговый элемент, генератор опорной частоты, фазоразделительмьэй блок и формирователь порога срабатывании порогового элемента (1)..

Однако такой преобразователь сла60 защищен от помех н работает с низкой точностью.

Известен преобразователь иапряжемия в скважность импульсов, содержагций управляемый генератор, опорный генератор, выход которого соединен с первым входом формирователя импульсов, второй вход которого соединен с выходом триггера и с первым входом фазоразделительного блока, выход формирователя импульсов соединен с К-входом триггера (21.

Недостатком устройства является нелинейная, зависимость длительности импульсов m величины входного сигнала.

Цель изобретения — повышение точности преобразования.

Указанная цель достигается тем, что в преобразователь, содержащий управляемый генератор, формирователь импульсов, опорный генератор, фазораэделительный блок, введены триггер знака, реверсивный счетчик, два дешиф. ратора, дискриминатор знака реверсировання, причем выход <плюс» управляемого генератора б соединен с К-входом триггера знака и со входом «плюс» счетчика, а выход <минус» — с

S.âõ0äoì триггера знака и с входом «минус» счетчика, разрядные выходы которого соединены соответственно с информационными входамм дешифраторов и дискриминатора знака !

О реверсировання, инверсный выход младшего разряда реверсивного счетчика соединен с пер.вым входом первого дешифратора, выходы дешифраторов через элемент ИЛИ соединены с

S-входом триггера, второй вход первого дешиф!

5 ратора соединен соответственно с первым выходом триггера знака, вторым входом фаэоразделительного блока и с первым входом дискриминатора знака реверсирования, третий вход первого дешчфратора — с первым выходом дис20 кримииатора знака реверсирования, первый вход второго дешифратора — с третьим вхо- . дом фазораэделительного блока, со вторым выходом триггера знака и с вторым входом дискриминатора знака реверсирования, второй вход второго дешифратора — со вторым выходом дискриминатора знака реверсирования.

606209

so

Ы

4О

Дискриминатор знака реверсировання содержит два счетных триггера, дополнительный элемент ИЛИ, дешифратор нуля н элемент И, причем первые входы триггеров соединены 46>. ответственно и первой и второй входнымн юиНами дискриминатора знака реверсирования, а вторые входы — с выходом дополнительного элемента ИЛИ, первый выход FlepaoFO трнггера соединен со wopoh выходной п1ияой днгкрнминатора знака реверсированяя, второй выход — с первым входом элемента И, первый выход второго триггера соедйнен с первой выходной линией днскрнминатора знака реверсировання, второй выход — со вторым входом

° элемента И, выход которого соедннен с первым входом дополннтелыого элемента ИЛИ, второй вход которого через дешифратор нуля соединен с входнымн информацноннымн шннами дискриминатора знака реверсировання.

Структурная электрнческая схема преобразователя приведена на фнг. l, временные диаграммы, поясняющие принцип работы устройства, приведены на фиг. 2.

Преобразователь содержит управляемый генератор 1, ревсрсивний счетчик 2, триггер 3 знака, дешифраторы 4, 5, элемент ИЛИ 6, опорный генератор 7, - трютер 8, формирователь импульсов 9, фазораэделительный блок 10, дискриминатор знака ренсрснрования l, содержащнЙ счетные триггеры 12„13, элемент И 14, дешифратор нуля !5, элемент ИЛИ !6.

Работает устройство следующнм Образом.

При наличии на входе схемы снгнала Iloстоянного ТОка (Ug)(g „Ug„g, Upped, фнг. 2) -управляемый генератор преобразует его в импульсный сигнал HoUblIIILIII ьастоты с лннейной эашьснмостью частоты от входного сигнала.

Реи рсивний счетчик 2 подсчитывает алгебраическую сумму импульсов, поступнвших с выходов «+» н « — -» генератора l. Когда она окаэывасгсн равной емкостн счетчика 2, на соответствующих его разрядах устанавливается

КОД ПОЛОжнтваьной НЛН 01PI ЦатЕЛЬНОЙ C ММИ (в эвансH«rocTH оТ преобладающей полярностн сигнала на входе преобразователя).

Дешнфраторы 4, 5 кода соответствующей суммы (положительной или отрицательной) фиксируют наличие «своего» кода Па счетчике

2 и выдают сигналы (фиг. 2 г) через элемент

ИЛИ 6 и трш гер 8 па управляющяй вход формирователя 9, который ио сигналу на управляющем входе формнру т импульс заданной длителшгостн г„= Т„, ! (фнг. 2 д), где с„— длительность выходного нмпульса, ҄— период повторения импульсов Опорного генератора 7, N — заданный код дешнфратора, при котором заканчивается формирование импульса заданной длнтельностн.

Импульс заданной длительности поступает на информационный вход фаэораэделительного блока 10, на знаковые входы которого подается сигнал с соответствующего выхода триггера 3. Сигнал на выходе блока 10 представлен на фиг. 2 е.

Днскрнмннатор l управляет дешнфраторами4,5.

При наличии на входе преобразователя CHIкала со знаком, например «+»,триггер 3 уста. навливается в положение,,прн котором по первым занрещающим входам открыт.дешифратор 4 и закрыт дешифратор 5. На выходах днскрнминатора 1! в этом случае для обоих дешнфраторов установлены разрешающие сигналы.

Если пронзошла смена анака (см. фнг, 2 в), например. на « — » (но прн этом алгебраическая сумма импульсов по входам «+» н « — » счетчика 2 не достигла значении, равного его емкостн), трнггер 3 опрокидывается, аакрывается дешифратор 4 и открывается дешифратор 5. Одновременно один нэ триггеров — 12 нли 13— днскримннатора l l фиксирует момент смены знака н закрывает соответствующий открытый дешифратор.

Прн уменьшении алгебраической суммы, подсчнтываемой счетчиком 2, до нуля, дешифратор 15 фиксирует;этот момент и через элемент ИЛИ 16 выдает сигнал на сброс трнгге. ров 12 н 13.

Если эа период подсчета алгебраической суммы произошла двухкратная смена знака, срабатывают триггеры 12, 13, дискриминатор

11, и элемент И 14 фиксирует сигнал, поступающий через него rra вход «сброс» триггеров, и таким образом остаетсч включенным дешифратор, который был включен до первой смены знака

Преобразователь ие требует синхронизации импульсов управляемого и опорного генератоРОВ В ИСХОДНОМ COC I OAHHH.

Линейность характеристики «амплитуда входного сигнала — относительная длительность» зависит лишь or частотной характернстикн управляемого генератора 1. Прн.иэменеHHH знака входного сигнала линейность не нарушается.

Формула изобретения

Преобразователь напряжения в скважность импульсов, содержащий управляемый генератор, опорный геиератор„выход которого соедннен с первым входом формнрователя импульсов, второй вход которого соединен с выходом трштера и с первым входом фаэораэделнтельного блока, выход формирователя импульсов соединен с Я-входом трип ера, отличаюи!нйея тем, что, с целью повышении точности преобраэованйя, в него введены триггер знака, реверсивный счетчнк„два дешифратора, днскри. мннатор знака реверсированни, причем выход

«плюс» управляемого генератора coewHHeH c й-входом триггера знака н со входом «плюс» реверсивного счетчика, а выход «минус» — с

S-входом трап ера знака и со входом «минус» реверсивного счетчика, разрядные выходы котоpolo coe)IIщeHLI coorIII"IcrIIcHHo с информационнымии входами дешифраторов и дискрнмннатора знака реверснрования, инверсный выход младшего разряда счетчика соединен с первым входом первого дешифратора, lrhlxojlbrдешифраторов через wres

Составитель A. Титов

Теаред О. фуговав Корректор Н. Тупина

Тнраиг Il086 г годггнсное

Редактор 5. Федогов

Заказ 24 г6/З6! IlIL3l)ill) I осударственного комитета Совета Министров СССР гнг дедам изобретений н открытий

I1,аЗ5, Москва, Ж-ЗЬ, Раушскаи иаб., д. 4(6

Фндннл П П1

6 шифратора соединен саответл венно с первым выходом триггера знака, вторым входом фазоразделителы ого блока и с первым входом дискриминатора знака реверсирования, третий вход первого дешифратора — с первым выходом дискриминатора знака реверснрования, первый вход второго дешифратора — - с третьим входом фазоразделнтельного блока, со вторым выходом триггера знака и со вторым входом дискриминатора анака реверсирования, второй вход второго дегпифратора — со вторым выходом дискриминатора знака реверсирования, 2, Преобразователь по и. I, отличающийся тем, что дискриминатор знака реверсирования содержит два счетных триггера, дополнительный элемент ИЛИ, дешифратор кули и элемент И, причем первые входы триггеров соедиНены соответственно с первой и второй входиь=.ми шинами дискриминатора знака реверсиб рования, а вторые вхггы -" - =-;ыходом дополнительного элемента ИЛИ, первый выход нервого триггера соединен со второй выходной шиной дискриминатора знака реверсировання, второй выход — c первым входом элемента И, первый выход второго триггера -- с первой выходной шиной дискриминатора знака реверсирования, второй выход -- со вторым входом элемента И, выход которого соединен с первым входом донолнительного элемента ИЛИ, второй вход которого через дешифратор нуля соединен,со входными информационными шинами дискриминатора знака реверснрования.

Источники информации, принятые ва внимание прн экспертизе:

1, Авторское свидетельство СССР № 2860!7, С 05 В 6/02, tO,li.70, 2. Авторское свидетельство СССР № 332476, Б 03 K 13/20, 18.05.70.