Усройство для динамического распределения памяти

 

Союз Советских

Соцнеянстнчаскнх

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Н В О СКОИМ СВИаЕТЕЛЬСТВ (>>) 607278 (бт) Дополнительное к авт. свитт-ву (22) Заявлено01.03.76 (2т }2328889/18 -24 (51) М. Кл.

G- 11 С 7/00 с присоединением заявки № (23) Приоритет (43) Опубликовано 15 05 78 Бюллетень №18 (45) Дата опубликования оттисаиия34. 09. f4

Гювудврствениый комитет

Сеаатв втииквтрвв СССР вв двяам извврвтвиий а открытий (53) УДК681.327.6 (088.8) 72} Автор изобретения

А. Г. Геопецян

7т) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИНАМИЧЕСКОГО РАСПРЕДЕЛЕНИЯ

ПАМЯТИ

Изобретение относится к области запоминающих устройств.

Известны устройства для динамического распределения памяти, построенниые на принципе страничной организации памяти н включающие в себя преобразования виртуальных адресов в физИческие (т ). Страничное динамическое распределение памяти неэффективно с точки зрения использования памяти, так как логические сегменты программ и данных разбиваются на участки, равные стандартному размеру страниц.

При . этом оперативная память используется .лишь на 70 — 75%, Наиболее близким но технической сущности к изобретению является устройство для динамического распределения памяти, содержащее регистр адреса, первый выход которого подключен к одному нз входов блока суммирова- ния, элементы И )2).

В этом устройстве обеспечивается распределение памяти непрерывными разделами, когда каждой активной программе выделяется раздел (непрерывный участок) в памяти.

Недостатком этого устройства является фрагменгация памяти, когда суммарный объем свободной памяти может быть больше, .ем требуется вновь загружаемой программе, однако

2 каждый свободный участок меньше объема, необходимого для данной программы. В этих случаях новая программа ие загружается до появления свободного участка достаточного объема,. либо производится объединение занятых участков памяти в одну сплошйую область, связанное с большим количеством переписей типа «память-память» и корректировок управляющих таблиц как внутри программы, так и в супервизорных программах. В обоих случатп ях значительно снижается производительность системы, в состав которой входит устройство для динамического распределения памяти.

Целью изобретения является повышение быстродействия устройства тт эффективной емкос- . ти памяти.

Это достигается тем, что предлагаемое устройство содержит блок сравнения, один из входов которого подключен ко второму выходу регистра адреса, н группы базовых регистров, входы которых соединены с входами устройства, выходы базовых регистров первой и второй груни подключены соответственно к другим входам блока сравнения и первым входам элементов И, вторые входы которых соединены

25 с выходами блока сравнения, а выходы элемеи607275 гов l l подклкп! Ilhi к. другим входам блока суммирования.

При этом создается возможность объединения разрозненных свободных у гастков операTIII3IIoH !!амятц, нм<ющих произвольную длину, в одно сплошное поле математических адресов.

На фиг. изображена структурная схема описываемого устройства; на фиг. 2 — схема олока сравнения.

Устройство содержит регистр 1 адреса, предназначенный для хранения математического адреса и соединенный с первым 2 входом устройства, блок сравнения 3, блок суммирования

4, базовь<е pc ãèñòðû 5 первой группы, элементы

И 6. Выход блока суммирова!!ия 4 coe;I!I!le!I с выходом 7 устройства. Е5 ходы регистров 5 подключены к входам 8 устройства. Устройс1во также содержит базовые регистры 9 второй грхппы, входы которых подключены к входам

10 устройства.

Базовые регистры 5 и 9 предназначены соответственно для хранения информации о длинах фрагментов памяти и о начальных адресах фрагментов.

Входы 2, 8, 10 соединены с регистрами процессора (на фиг. 1 и фцг. 2 не показаны).

Первый выход регистра 1 подключен к од-!!Ому входу блока 7.

Блок 3 сравнения (см. фиг. 2) содержит и блоков 111, !1, ...,11, предназначенных для образования знаков разностей между содержимым регис!ра 1 и базовыми регистрами 5.

11с!1 Ihlc входы блоков 11 соедине!!ы с входом 2 олока 3, а вторые входы блоков 11 — с соответствующими входами 13 блока 3: второй вход блока 11, — с входом 13,, второй вход блока

1 1 . — с Входо ъ! 132 и т. д.

Первые выходы блоков 11 (кроме блока 11 ) сое;1цнены с первыми входами элементов И 14.

Первый выход блока 1! является первым выходом 151 блока 3. Вторые (инверсные) выходы блоков 11 соединены с входами элементов И

14, больших по номеру; второй выход блока

11 соединен со вторыми входами элементов И

142,14;,..., 14, второй выход блока 11, — с грстьими входами элементов 14„-,14,...,14„и

l. д.

Ниже описан rip!I.-II<»II работы предложенного устройства.

Математическое иоле адресов длино" L отооражается В физические фрагA .åíòû оперативной памяти длиной 1;,l,...,l„c начальными адресами а,а....,а„, прич<м

It т :1

Отображение математического адрсса А, в ф1зическцй адрес 4(p осу!цествляется с использовг<ц1!е31 оазовых регистров 5 и 9.

В базовые регистры 5 и 9 заносятся:

;: — 1 (гг. х а. г =! !

I LR ) =- ;! (1) ,,=!

11цфорх! I <пя в -э ги базовые регистры загцки 51 в режиме с) иервизора после анализа гцблиц c»о III»I.; учас.гков памяти.

Содержимое базовых регистров 5 сравнивается с математическим адресом А, хранящимся в регистре 1. Сравнение осуществляется в блоке 3. Определяется номер i базового регистра 5, для которого

5 (L B ) — Алг ) 0 и, !В,,) — Л а 0 (г) для j = 1,2,....,i — .

В блоках 111,11,...,11„параллельно вырабатываются знаки разностей между А„и

)В1 (первые Выходы блоков 1!). При этом имеется такой номер i блока 11, для которого выполняется следующее условие: на первых выходах блоков 11,- (j ) — разрешающий потенциал. На всех выходах блока 3, кроме i-го — за регцающий потенциал, так как на первые входы элеме!!тов

И 14 (j (j)i) посгупает запрещающий потенциал со второго (инверсного)выхода блока 11 . На выходе 15.: — разрешаю-. щий потенциал, так как «а первый вход элемента И 14; поступает разрешающий потенциал с первого выхода блока 11, а на остальныс (1 — 1) входов поступают разрешающие 110тепциалы со вторых (инверсных) выходов блоков 11; (j

Т!!Ким образом блок 3 реализует неравензо ства

По разрешающему потенциалу íà i-ом выходе блока 3 на вход блока 4 поступает содержимое i-го базового регистра 9. клапанируемое разрешающим потенциалом i ro выхода блока 3.

Физический адрес образуется в блоке 4 суммированием содержимого регистра 1 (А,,) и выбранного базового регистра 9 (В,). -!

Ар=A„+. (3,) =А, a. — 1;.

„=I

Форл<11,га изобретения

4О

Устройство для динамического распределения памяти, содержащее регистр адреса, первый выход которого подключен, к одному из входов блока суммирования, элементы И, отличаюигеесч тем, что, с целью повышения быстродействия устройства и эффсктивной емкости, оно содержит блок сравнения, один из входов которого подключен ко второму выходу регистра адреса, и группы базовых регистров, Входы которых соединены с входами устройства, выходы базовых регистров первой и второй групп подключены соответственно к другим входам блока сравнения и первым входам элементов И, вторые входы которых соединены с выходами блока сравнения, а выходы элементов И подключены к другим входам блока суммирования.

Источники информации, принятые во внимание при экспертизе:

l. Патент США № 3825.904, кл. 340 — 172.5, 1974.

2. 11атент США № 3400.371, кл. 340--172.5, ьо 1965.

607275

° » ° !!! —, о

>»z.2

Составитель В. Рудаков

Техред О. Луговая Корректор И. Гоксич

Тираж 717 Подписное

Редактор Л. Бибер

Заказ 26! 7/40!!НИИПИ I (с;да;>гт ионного к>>x>и>ета i,I>I>åта Мин»г>!:> СССР н<> де.III÷ нзоорстений I! .открыл нй

1I.>н>35, Моски:I, Ж-35, Раун>скан наб„д. 4, ;> г!»ьтнг>. > II! !И <: Iz> li.ill », I. Уж ород, ул. Проси> í-.ÿ, 4