Аналого-цифровой преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респубпик (ll) 610295 (6!) дополнительное к авт. свид-вув525241 (22) Заявлено 09.0476 (21) 2343433/21 (5l) М. Кл.

Н 03 К 13/17 с присоединением заявки РЙ

4 (23) Приоритет

fecglapcrcceeul т@вхт@т йевета iiccccrpoc OCCAM ае дшя иВЦрибн3 и открытей (43) Опубликовано 0506.78.Бтоллетень 3421 (53) УДК 681. 325 (G88. 8) (45) Дата опубликования описания 160578 (72). / вторы изобретения

В.Я.Загурский и Г.И.Готлиб

Pl) Заявитель

Институт электроники и вычислительной техники

АН Латвийской ССР (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области импульсной техники, в частности к устройствам аналого-цифрового преобразователя, и может быть использовано в системах обработки информации.

Известен аналого-цифровой преобра-. зователь параллельного взвешивания с высоким быстродействием, содержащий схемы сравнения, эталонный источник тока, триггеры, аналоговые ключи, логические элементы, Разбиение диапазона входной величины осуществляется йеравномерным распределением порогов срабатывания схем при введении смещения значений порогов. Смещение вводится в зависимости от веса срабатывающих схем сравнения 11).

Недостатком известного преобразователя является необходимость прогрессивного (в зависимости от разрядности) наращивания оборудования, что усложняет устройство, приводит при практической реализации к снижению быстродействия и надежности работы.

По основному авт.св. В 525241 известен аналого-цифровой преобразователь, содержащий в каждом разряде схему сравнения с выходами сложения и вычитания, триггер, элементы комбинационной логики И, ИЛИ. цифровые управляемые резисторы и ключи; подклю-. ченные к выходам триггеров, источник эталонного тока и генератор стробимпульсов.

Однакр при преобразовании быстроизменяющихся напряжений, время изменения которых существенно меньше вре. мени такта, а производная имеет поло-. жительный знак, возможно возникнове)p ние сбоев в работе преобразователя на время такого положительного выбро. са. Сбои выражаются в затормаживании процесса преобразования на время дей ствия такого положительного выброса.

Аналогичная ситуация зозникает и при действии помех. Это сопровождается ошибками преобразования и уменьшает надежность работы преобразователя.

Это уменьшает надежность работы преЯО образователя и точность при преобразовании быстроиэменяющихся напряжений.

Целью изобретения является повышение надежности работы и точности преобразования.

25 Эта цель достигается тем, что в аналого-цифровой преобразователь, содержащий в каждом разряде схему сравнения с выходами сложения и вычитания, триггер, элементы комбинацион30 ной логики И, ИЛИ, цифровые управляе610295 мые сопротивления и ключи, подключенные к выходам триггеров, введены во все разряды, кроме младшего, элементы 2 ИЛИ-И и сумматоры по модулю два, причем выходы сложения и вычитания элементов сравнения в каждом разряде, кроме младшего, через первый и второй входы элементов 2 ИЛИ-И подключены к входу сумматора по модулю два, выход которого подключен к входу триггера, другой вход сумматора по модулю два соединен с инверсным выходом триггера данного разряда и с третьим входом элемента 2 ИЛИ-И последующего разряда, четвертый вход элемента 2

ИЛИ-И данного разряда подключен к выходу сложения элемента сравнения последующего разряда, пятый вход элемента 2 ИЛИ-И к выходу вычитания элемента сравнения предыдущего разряда, а счетные входы триггеров — к общей тактовой шине.

Это исключает сбои в работе преобразователя и повышает точность его работы за счет скоростного отслеживания подобных изменений. Надежность работы 25 повышается также и потому, что исключается элемент задержки и критичность к длительности строб-импульсов при сохранении синхронности работы.

На чертеже показана структурная схема преобразователя.

Она включает клемму 1 преобразователя, источник 2 эталонного тока, весовые резисторы 3, аналоговые входы

4 элемента сравнения, элементы срав- 38 нения 5, выходы 6 вычитания элемента сравнения, выходы 7 сложения элемента сравнения, элементы ИЛИ 8, элементы И 9, инвертор 10, сумматоры 11 по модулю два, входы 12 триггеров, счетные входы 13 триггеров, вход 14 установки триггеров, триггерй 15, инверсные выходы 16 триггеров, входные клеммы 17 параллельного кода, клемма 18 управляющего входа генератора .строб- 45 импульсов, генератор 19 строб-импульсов, аналоговые ключи 20, аналоговый выход 21 аналоговых ключей 20.

Весовые резисторы 3, включенные последовательно, имеют распределение весов в соответствии с двоичным законом, т.е. резистор 3, подключенный к источнику 2, имеет вес, равный восьми условным единицам, следующий — четырем, следующий — двум и так далее 58 до одного. Напряжение на входе 4 элемента 5 сравнения младшего разряда определяется состоянием ключей 20 и резистора 3 младшего разряда, суммарный вес которых равен единице. За ис- 60 ходное примем состояние, когда напряжение на клемме 1 равно нулю, а на клемме 18 отсутствует управляющий потенциал. В исходном состоянии все клю: и 20 включены и на входах 4 элементов 5 сравнения напряжения представ-. лены в условных единицах следующим рядом (начиная со старшего разряда)

"16 8; 4; "2 "1. На выходах 16 сигналы соответствуют логической единице. Генератор 19 выключен, на входах 12-14, на выходах элемента сравнения 7 и элемент 9 — сигналы логического нуля.

Преобразователь работает следующим образом.

При подаче разрешающего потенциала на нючемму 18 включается генератор 19 и начинается периодический опрос импульсными сигналами логической единицы триггеров 15 по счетным входам 13.

Предположим, что на клемму 1 действует напряжение, величиной 14 условных единиц. Срабатывают все, кроме старшего, элементы сравнения 5. и результате на выходах 7 появляется сигнал логической единицы, а на выходах 6 — логический нуль. Строб-импульс с выхода генератора 19 производит опрос триггеров 15,в результате производится запись 1 в триггер

15 четвертого разряда. Это регламентируется состоянием входов и выходов сумматоров по модулю два. В предшествующий появлению первого строб-импульса момент времени со .тояния выходов элементов И 9 (начиная со старшего разряда): 1 0 1 0 . С учетом состояний выходов 16 триггеров 15 (начиная со старших разрядов): 1 1 1 1 1 на выходах сумматоров 11, подключенных к входам 12 триггеров 15, будет код (начиная со старших разрядов): 0 1 000 . На клеммах 17 триггера

15 четвертого разряда появляется сигнал логической единицы, и ключ 20 отключит цифровое управляемое сопротивление от выхода 21. В результате суммарный вес резистора младшего разряда увеличится пропорционально ве .у включенного разряда, т.е. на восемь условных единиц. Таким образом, шкала порогов элементов сравнения 5 изменится в соответствии со следующим разбиением в условных единицах напряжения (начиная со старшего разряда): 24; 16; 12; 10; 9 .

Действие двух последующих строб-сигналов производит установку триггеров разрядов второго и первого соответственно. В результате шкала порогов элементов 5 сравнения изменится в соответствии со следующим разбиением: 30, 22, 18, 16, 15 . Если сигнал на клемме 1 сохраняет свое значение, то в следующем такте сработает элемент.5 младшего разряда, произойдет установка в 0 через элемент 8 всех триггеров по вхсдам 14. В данном случае, начиная со старшего разряда, будем иметь код 01110 .

Если в момент между последним и предпоследним строб-импульсами сигнал на клемме 1 резко изменяется до "23" единиц, то срабатывают элементы срав610295

Формула изобретения нения 5 разрядов нулевого, первого, второго и третьего. На выходах элементов И 9 появляется код (начиная со старшего разряда): 0 0 1 1 0, что совместно с кодом на выходах 16 триггеров 15 — 0 1 1 1 0 дает код по входам 12 — 1 0 1 1 0 . При действии строб-импульса на клеммах 17 устанавливается код 1 0 1 1 0, соответствующий 22 условным единицам. Следующий строб-импульс уста10 навливает код 1 0 1 1 1, равный 23 единицам, и фиксирует окончание преобразования, поскольку срабатывает элемент 9 младшего разряда.

Аналогично происходит дослеживание и в случае изменения входного сигнала и> > на меньшее число единиц, например 17.

Аналого-цифровой преобразователь по авт св. Р 525241, отличающийся тем, что, с целью повышения надежности работы и точности преобра- 25 зования быстроизменяющихся сигналов он содержит во всех разрядах кроме младшего элементы 2 ИЛИ-И и сумматоры по модулю два, причем выходы сложения и вычитания элементов сравнения в каждом разряде, кроме младшего, через первый и второй входы элементов 2

ИЛИ-И подключены к входу сумматора по модулю два, выход которого подключен к входу триггера, другой вход сумматора по модулю два соединен с инверсным выходом триггера данного разряда и с третьим входом элемента 2 ИЛИ-И последующего разряда, четвертый вход элемента 2 ИЛИ-И данного разряда подключен к выходу сложения элемента сравнения последующего разряда, пятый вход элемента 2 ИЛИ-И вЂ” к выходу вычитания элемента сравнения предыдущего разряда, а счетные входы триггеров — к обшей тактовой шине.

Источники. информации, принятые во внимание при экспертизе:

Авторское свидетельство СССР

М 369707, кл. Н 03 К 13/175. 28. 12.70.

ЦНИИПИ Заказ 3034/48

1-Й-4 — —

Филиал ППП Патент

r . У><город, ул. Проектная,4