Микропроцессор для вводавывода данных

 

О и и-c:-А .К .и/е изоБ етЕЙАЯ

Союз Соаетскик

Социалистимескик

Республик (11) 6187.33

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. санд-ву (22) Заявлено00.0).:76 (21) 2311470/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 05.08.78.5þëëåòåíü М 2g (51) M. Кл, 506 F 3/00

Хасударстеенный комитет

СоавтЪ Министров СССР оо делам изобретений и открытий (53) УЙК 681.327. . 2 (088.8) (45) Дата опубликования описания 30.06.78

A. В. Сычев, 1. С. Бестань, B А. Калмыков, Н. В. Кириченко и А. И. Кривоносов (72) Авторы изобретения (71) Заявитель (54) МИКРОПРОЦЕССОР ДЛЯ ВВОДА-ВЫВОДА

ДАННЫХ

Изобретение относится к области вычислительной техники и может быть использовано при построении многопрограммных и мНогопроцессорных вычислительных систем, а также управляющих и вычислительных систем с разветвленной сетью абонентов.

Известен микропроцессор, содержащий последовательный сумматор, входную и выходную последовательные. шины, буферные регистры, логический блок и блок управления с запоминающим устройством (ЗУ) микропрограмм 11) . Обработка входной информации в нем производится в соответствии с микрооперацией, выбираемой иэ ЗУ, работой которого управляет логический блок, а ветвление и ход выполняемой программы определяются управляющими словами, поступающими на вход логического блока.

Недостатками этого микропроцессора является то, что при построении устройства ввода-вывода на его основе требуется значительное число дополнительных внешних схем (устройство управления, устройство прерывания и т.a.), а также отсутствие гибкости эа счет того, что архитектура и соединения внешних схем определяют жесткую структуру такого устройства ввода-вывода.

Известен также микропроцессор исполь) зуемый для организации системы ввода-вывода информации содержашей устройство управления, регистр микрокоманды, соединенный с арифметико-логическим устройством, и оперативную память чисел, соединенную с устройством сопряжения (2).

Недостатком этого микропроцессора является снижение быстродействия за счет использования единой магистрали между памятью, центральным процесссьром и процессорами ввода-вывода.

При этом в двухъярусной вычислитель

2О ной системе во время выдачи информации в периферийные устройства из микропроцессоров ввода-вывода магистраль обмена информацией занята, и, следовательно, работа центрального пргпессо- .

25 ра с памятью невозможна, что приводит

61 8733

45

50 к потере производительности всей вычислительной системы. Кроме того, снижение быстродействия происходит за счет использования единой для всех микропроцессоров ввода-вывода памяти микропрограмм, т.е. частота обработки информации абонента определяется циклом обращения к памяти микропрограмм и числом абонентов.

К недостаткам этих микропроцессоро относится также невозможность оперативного перезадания программы работы микропроцессора ввода-вывода за счет того, что микропрограмма хранится в постоянной памяти.

Из извесгных микропроцессоров HQHболее близким по технической сущности к изобретению является микропроцессор (Sj, содержащий ЗУ чисел, арифметическо-логическое устройство, устройство управления, устройство синхронизации, устройство сопряжения, первые информационные и управляющие входы и выходы которого подключены соответственно к первым информационным и управляющим входам и выходам микропроцессора. Вторые информационные выход и вход устройства сопряжения подключены соответственно к информационному входу и выходу ЗУ чисел, соединенного двусторонними связял л с арифметическо-логическим устройством, которое соецинено двусторонними связями с устройством управления. Вход устройства синхронизации соединен со вторым управляющим входом микропроцессора, Недостатком этого микропроцессора являетсir программная неизменяемость памяти микропрограмм, снижение быстродействия вычислительной сис.гемы за счет использования единой магистрали ввода-вывода информации между центральным процессором, памятью и периферийными устройствами. Кроме того, при использовании его в качестве процессора ввода-вывода необходимы дополнительные модули для реализации некоторых функций периферийных устройств. (синхронизация входных сигналов, схемы анализа сигналов входных прерываний и т. rr.).

Все это снижает быстродействие, гибкость структуры и надежность устройства.

Целью изобретения является повышение быстродействия, гибкости структуры и надежности микропроцессора.

Поставленная цель достигается тем, что rr предложенный микропроцессор ввецени ЗУ программы, приоритетное устройство, соединенное йервым входом со входом микропроцессора, делитель часто ты, коммутатор, шифраторы адреса числа и адреса программы. Второй информационный выход устройства сопряжения соединен с информационными входами ЗУ программы, устройства управления, шифраторов адреса программы и адреса числа, делителя частоты, выход которого подключен ко второму входу приоритетного устройства, выход которого соединен со входами шифраторов адреса числа и адреса программы, первым входом коммутатора и входом арифметическо-логического устройства, соединенного соответствующим входом и выходом со вторыми информационными входом и выходом микропроцессора и соответствующими входамисо входом делителя частоты и вторым входом коммутатора, выход которого соединен с выходом микропроцессора. Адресные входы ЗУ чисел и программы подключены соответственно к выхоцам шифратора адреса числа и шифратора адреса программы, Выход программы ЗУ программы соединен со входом устройства управления.

Введение ЗУ программы и соответствующих им связей повышает гибкость структуры за счет возможности изменения программ, хранящихся в нем; Введение приоритетного устройства и коммутатора и соответствующих им связей повышает быстродействие устройства и его надежность за счет отсутствия внешних схем и решения нескольких задач в режиме с разделением времени. Введение шифраторов адресов программы и соответствующих им связей и чисел повышает быстродействие и гибкость структуры за счет того, что каждому входу соответствуют ячейки чисел и программы (это исключает промежуточный эгап формирования адресов), содержимое которых можно оперативно изменить. Введение делителя частоты и соответствующих ему связей позволяет организовывать процедурно-законченные модули обработки информации без инициирования их извне.

На фиг. 1 представлена структурная схема микропроцессора, Микропроцессор содержит приоритетное устройство 1, соединенное с шифра« тором 2 адреса числа и шифратором 3 адреса программы, устройство 4 сопряжения, информационные выходы которого соединены со входами ЗУ 5 чисел шифраторами 2,3., ЗУ 5 чисел соединено двусторонней магистралью со вхо33

Выполняемые микропроцессором функции и режим работы определяются содержимым ЗУ 8 программы.

Например, микропроцессор 21 выполняет функции диспетчеризации и сопряжения между пентральнылf процессором 25, ЗУ 26,27 и микропроцессорами ввода — вывода 22-24. В соответствии с этим в ЗУ 8 програмл ы каждого микропроцессора 21-24 записывается такая программа, которая настраивает его на выполнение конкретных задач.

При этом в вычислительной системе центральный процессор 25 выбирает программу и константы из ПЗУ устройства 27 и заносит их в ЗУ 8 программы и ЗУ 5 чисел микропроцессора 21, который в этом случае работает в пассивном режиме. Принимаемая программа настраивает микропроцессор 21 на организацию выдачи программ и констант в режиме с разделением времени из устройства 27 в микропроцессоры

22-24, а константы являются начальными адресами ПЗУ 27 к ЗУ 5 и 8 микропроцессоров 22-24; Выдача информации производится по входам 14 последовательно, т.е. сначала выдается адрес, а затем информация, которая будет записана по атому адресу. Разделение этой информации производится подачей соответствующих микрокоманд по входам 16, После приема атой информации микропроцессор 21 организует выдачу программ и констант из ОЗУ 26 и Г1ЗУ

27 в микропроцессоры 22-24 в режиме с разделением времени, Выдача информации из микропроцессора 21 осушествляегся по выходу 15, а прием информадии в микропроцессоры

22-24 — по входу 14. Селектирование микропроцессоров 22-24 и выдача соответствующих управляющих микрокоманд производится на выходы 16,18 микропроцессоров 22-24 из шин, подключаемых к входам 17,19 микропроцессора 21. Микропроцессоры 22-24

5 6187 дами арифметическо-логического устройства 6, ко входам которого подсоедине« но устройство управления 7, ко входам которого подсоединено ЗУ 8 программы,.

Выход ус.гройства 6 соединен со входом коммутатора 9, а к его другому входу подсоединен выход приоритетного усгройства 1. К одним входам устройства

1 подсоединены выходы делителя 10 частоты, ко входам которого подсоединены выходы устройств 4 и 6. В состав микропроцессора также входит устройство

11 синхронизации, вход которого соеди нен со вторым управляющим входом 12 микропроцессора.

Выход коммутатора 9 соединен с вы15 ходом 13 микропроцессора. Вход устройства 4 соединен с первыми информационными входами и выходами 14 микропроцессора. Выход устройства 6 соединен со вторыми информационными входами и выходами 15 микропроцессора. К управляющим входам и выходам устройства

4 подсоединены соответственно управлщошие входы и выходы 16-19 микропроцессора, а ко входам устройства 1 вход 20 микропроцессора.

На фиг. 2 представлен вариант вычислительной системы, содержащей микропроцессоры 21-24, соединенные л агис гралями входами и выходами 1 2- 3Q

20 с центральным процессором 25, оперативным запоминающим устройством (ОЗУ) 26, постоянным запоминающим устройством (ПЗУ) 27, периферийными устройствами 28 и генератором синхросигналов 2 9.

На фиг, 3 и 4 представлен вариант функциональной, схемы микропроцессора

Приоритетное устройство 1 содержит входной регистр 30, регистр усло- 40

:вий 31, мультиплексор 32, приоритетный регистр 33, вентили числа и адреса

34,35.

Устройство сопряжения 4 содержит входной дешифратор 36, выходной дешифратор 37, дешифратор 38 внешних микроопераций; регистр 39, адресный регистр 40, входной буфер 41, дешифратор адреса 42, входные регистры 43 и дешифратор 44. Бифрами 45, 46 обоз- 5о начены выходы устройства 11 (фиг.4).

ЗУ чисел 5 содержит мультиплексор

47, матрицу памяти 48.

Арифметическо-логическое устройство

6 содержит мультиплексор 49, регистр- 55 аккумулятор 50, выходной мультиплексор 51, сумматор 52.

Устройство управления 7 содержит дешифратор 53 микроопераций, регистр

54 микроопераций, дешифратор 5." уел«-вий, регистр 56 условий и мульгиплс ксор 57.

ЗУ программы 8 включает мультип— лексор 58, матрицу памяти 59 и мульти плексор 60.

0елитель 10 содержи-г коммутатор

61, с"мматор 62, статические регистры 63-66 и лтультиплексор 67.

Микропроцессор работаег следующил образом.

733 8 рации, или как общий случай микропрограммного управления, при котором вызванное из ЗУ программы 8, является командой, иницинруюшей исполнение микропрограммы обработки да>птого источНИK8, В коммутаторе 9 происходит распо.навание источника, вызвавшего обработку, и, иэ него выдается информация на выход 13, который используется или для наращивания разрядности вычислительной системы, или для выдачи информации в последовательном коде на устройства 28.

Вход 15 используется для обмена информацией с устройствами 28 в параллельном коде.

Лля организации таймерных и других временных и управляющих устройств входные сигналы на вход устройства поступают не через входы 20, а с выходов делителя частоты 10 как иэ внешних управляющих устройств через устройство 4, так и из арифметическо-логического устройства 6. Такая организация временных устройств производится при отсутствии внешних частот, а при их наличии организация таких устройств производится подачей этих частот через вход 20.

Наличие в микропроцессоре устройства 11 синхронизации позволяет организовать асинхронный принцип работы каждого из них по отношению как к центральному процессору, так и относительно друг друга.

B зависимости от технологических возможностей и сложности изготовления

ЗУ программы может быть организовано йли как оперативная память, или как постоянная память, в которой хранятся все используемые ттрограммьт вводавывода. При атом в зависимости m применения микропроцессора в шифраторе

3 программно доступными делаются только те адреса, по которым хранятся коды команд, необходимые для каждого конкретного использования.

В ходе выполнения основной программы возможно программное обращение центрального процессора 25 к ЗУ 5,8 и делителю 10 каждого микропроцессора 21-24. Такие обращения производятся через устройство 4 сопряжения и позволяют проводить контроль за состоянием и работой микропроцессора, а также оперативно изменять решаемые микропроцессорами 21-24 задачи. Это позволяет увеличить гибкость и универсальность вычислительной системы при рабо-.

7 618 в этом .случае работают в пассивном режиме (прием информации по адресам) а микропроцессор 21 - в активном (съем информации из ПЗУ 27 и выдача на абоненты).

После выдачи атой информации каждый микропроцессор настроен в зависимости от программы или на управление группой абонентов, или на вьтттолнение функций самих абонентов.

После настройки микропроцессоров

22-24 на выполнение основной программы производится настройка на выполнение основной программы микропроцессора 21, после чего вычислительная система готова к выполнению основной програм мы.

Таким образом, центральный процессор 25 участвует только в настройке микропроцессора-диспетчера 21, а настройка микропроцессоров 22-24 осуществляется микропроцессором .21,,что позволяет сократить временные и программньте затраты центрального процессора

25.

Управление группами периферийных устройств 28 или реализация функций абонентов на микропроцессорах 2224 производится следующим образом.

Управляющие или информационные сигналы иэ периферийных стройств 28 Зо поступают через входы 20 на приоритетное устройство 1.

Выбранный в приоритетном ряду сигнал поступает на шифраторы 2, 3 и образует адреса программы и числа, кото- . 3s рые жестко привязаны к каждому из входов 20. По возбужденным адресам

ЗУ программы 8 выбирается команда (или микрокоманда) и заносится в устройство управления 7, а из ЗУ чисел 40

5 выбирается информационное слово, которое заносится в арифметическо»логи-. ,ческое 1 ",устройство 6. В зависимости от исполняемой команды над числом, хранящимся в устройстве 6, производят- 15 ся операции: плюс или минус единица, сдвиг на один разряд, преобразование кода, прттем или выдача информации по адресу, хранящемуся в устройстве 6, в магистрали, подключаемой к входам

15 или 14, обмен словами или массивами между периферийными устройствами 28 и АЗУ 26 и ПЗУ 27 и т.д.

Исполнение команды может быть организовано различными способами, например, как непосредственное микропротраммное )тораэрядное управление, при котором каждый разряд команды обозначает выполнение конкретной микроопе6187

1О те с периферийными устройствами, используемыми только на отдельных участках времени, а также повысить надежность системы за счет того, что управляющая программа отказавшего микропроцессора передается исправному. Прк этом в качестве коммутатора между цериферийными устройствами и микропроцессорами ввода-вывода может быть Нспольэован предложенный микропроцессор.

Формула изобретения

Микропроцессор для ввода-вывода данных, содержащий запоминающее устройство чисел, арифметическо-логическое устройство, устройство управления, устройство синхронизации, устройство сонряжеиия, первые информационные и управляющие входы и выходы которого подключены соответственно к первым информационным и управляющим входам м и выхо-,@ дам микропроцессора, вторые информационные выход и вход устройства сопряжения подключены соответственно к информационному входу и выходу заломи» наюшего устройства чисел, соединенного двусторонними связями с арифметическот логическим. устройством, которое соеI динено двусторонними связями с устройством управления, вход устройства синхронизации соединен со вторым управляющим входом микропроцессора, о т л ич а ю ш и и с я тем, что, с целью

1 повышения быстродействия, гибкости структуры и надежности, в него введены запоминающее устройство программы, щ приоритетное устройство, соединенное первым входом со входом микропроцессора, деятель частоты, коммутатор, 33 . о шифраторы адреса числя и адреса программы; причем втор< и инфор.мационный выход устройства с пряжения соединен с информационными входами запоминая щего устройства программы, устройства управления, шифраторов адреса программы и адреса числа, и делителя частоты, выход которого подключен ко второму входу приоритетного устройства, выход которого соединен со входами шифраторов адреса числа и адреса программы, первым входом коммутатора и входом арифметическс -логического устройства, соединенного соответствующим входом

Ъ

N выходом со вторыми информационными входом и выходом микропроцессора и соответствующими входами — co входом делителя частоты и вторым входом коммутатора, выход которого соединен с выходом, микропроцессора; адресные т входы запоминающих устройств чисел и программы подключены соответственно к выходам шифратора адреса числа и шифратора адреса программы; выход запоминающего устройства программы соединен со входом устройства управления.

Источники информации, принятые во внимание при экспертизе:

1. Патент США № 3878514, кл. 340-172.5, М.кл. Q 06 F 9/16, 1975.

2. Чеглаков Л. В. и др. Специализированная UBM на микропроцессорах.Журнал "Электронная техника, серия

11, выгцгск 2, 1975.

3. Журнал Электроника, перевод с английского ¹ 26, 1974, "Мир, стр. 60-89.

618733

Составитель $. Жеренов

Техред О. Поповн с

Редактор Л. Утехина корректор А. Гриценко

Заказ 4261/40 Тираж 826 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам иэобретений и открытий

113035, Москва, МС-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул Проектная, 4! ! ! !

I ! !