Устройство аналого-цифрового преобразования

 

ОП ИСА библиотека йф, (11),6 2001 8

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 09.11.76 (21) 2418222/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 15,08.78,Бюллетень № 30 (45) Дата опубликования описания 28.06.78 (51) М, Кл, >Н 03 К 13/17

Государственный комитет

Совета Министров СССР по делам изобретений н открыткй (53) УДК 681.325. (088.8) (72) Авторы изобретЕния

А, Л. Ларин, H. И. Пилипчук и В. П. Яковлев (71) Заявитель (54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЙ

Изобретение относится к технике аналого-цифрового преобразования и может быть использовано при передаче аналоговых сигналов по дискретным каналам связи

Известно устройство кодирования адаптацией по разрядности, в котором число разрядов кодового слова меняется в соответствии с измеренным средним значением кодового сигнала (1).

Недостатком такого устройства является неспособность слежения за быстроменяющимися; например экспоненциально, входными сигналами, а также избыточность при кодировании сигналов, обусловленной отличием текущего значения сигнала от измеренного среднего уровня.

Наиболее близким по технической сущности к заявляемому изобретению является аналого-цифровой преобразователь, содержащий блок. сравнения, логическое устройство, состоящее из элементов И и коммутатора, блок памяти, цифроаналоговый преобразователь и генератор импульс ов 2) .

Недостатком такого устройства является избыточность в дискретном представлении малых входных сигналов, выражающаяся в том, что в этом случае старшие разряды равны нулю и передача их по каналу связи нецелесообразна.

Белью изобретения является устраненение избыточности при кодировании

10 Входных сигналов, Указанная цель достигается тем, что в предлагаемое устройство, содержащее блок сравнения, первый вход которого соединен с шиной входного сигнала, т5 второй вход — с выходом цифроаналогового преобразователя, а выход подключен к первым входам каждого из tVI, элементов И, вторые входы которых соединены соответ=твенно с выходами с

2а 2 - (tn+1) коммутатора, выходы последних соединены соответственно с первыми входами каждого из.тп элементов памяти, их вторые входы соединены соответственно с rn выходами коммутато25 ра, выходы которых соединены соответст620018 вецно с Т1 входами цифроаналогового преобразователя, уцравлжощие входы коммутатора подключены к шине стартовых импульсов и выходу генератора гактовых импульсов, дополнительно введены реверсивный счетчик и два логических элемента, первые М входов этих элементов соединены соответственно с (и выходами элементов памяти, вторые,VA входов которых соединены с соответствующими входами коммутатора и т выходами ре- 0 версивного счетчика, вычнтающий и суммирующий входы которых соединены соответственно с выходами первого и второго- логических элементов.

На чертеже дана структурна" электри- 5 ческая схема предлагаемого устройства аналого-цифрового преобразователя.

Устройство содержит блок 1 сравнения перви и вход которого соединен с шиной

2 входного сигнала, второй вход — с вы- 20 ходом цифроаналогoeor о преобразователя

3, выход подхгпочеп к первым входам каждого из Пl элементов И 4, вторые входы которых соединены соответственно с выходами с 2 — (Хи+1) коммутатор- qs ра 5, а выходы элементов И 4 соединены с первыми входами каждого из элементов памяти 6, их вторые входы соединены соответственно с hl выходами коммутатора 5, а выходы элементов па- З0 .мяти 6 — соответственно с входами цифроЪ аналогового преобразователя 3 и с первыми входами логических элементов 7 и

8, вторые,Al входы последних соединены соответственно c Al входами коммутато- 35 ра 5 и с выходами реверсивного счетчика 9, а.выходы логических элементов

7 и 8, соединены соответственно с вы- читающим и суммирующим входами реверсивного счетчика 9, управляющие вхо- 40 ды коммутатора 5 соединены с шиной

10 стартовых импульсов и выходом генератора 11 тактовых импульсов, Устройство работает следующим образом. 45

Стартовый импульс, поступающий на управляющий вход коммутатора 5, переписывает содержимое реверсивного счетчика 9, которое в исходном состоянии равно нулю, в счетчик коммутатора. 50

Тактовые импульсы, поступающие на управляющий вход коммутатора 5, с выхода генератора 11 тактовых импульсов появляются поочередно на одном из (Ю+1) выходов коммутатора 5, начиная

c (+1), где i - содержимое реверсивного счетчика 5, т.е, первый импульс появляется на (+1)-ом выходе, вто рой - на (1 +2)-ом и т. д. ГЬи помощи

60 этих импульсов преобразуется входная аналоговая величина методом поразряд ного кодирования в двоичное (Т) - л )разрядное число благодаря применению элементов И 4, элементов памяти 6, пифроаналогового преобразователя 3 и блока 1 сравнения. По окончании такта преобразования начинается анализ полученного двоичного числа. Зля, этой цели используются логические элементы

7 и 8, ко входам которых подключены выходй элементов памяти 6 и выходы реверсивного счетчика 9. Логический элемент 8 выполняет логическую функцию

Y=X где Х.;„„- содержимое (j +1)-го разряда в двоичном представлении преобразуемого напряжения, 1 — число, записанное в реверсивном счетчике 9.

На выходе логического элемента 9 появляется сигнал, равный единице в том случае, если (4 +1) (старший) разряд равен нулю. Сигнал с выхода логического элемента 8 поступает на вход сложения реверсивного счетчика 9 и увеличивает er о содержимое на единицу, благодаря этому в очередном такте преобразования число разрядов уменьшается на единицу. Логический элемент 7 выполняет логическую функцию

К1 к= i+i где X — содержимое К -го разряда дво к ичного числа; — число записанное в реверсивном счетчике 9;

rn - максимальное число разрядов двоичного числа; . П - логическое произведение.

Следовательно, если во всех разрядах, начиная с ((4+1), содержатся единицы, то на выходе логического элемента 7 появляется сигнал который подается на вход вычитания реверсивного счетчика 9, и в очередном такте преобразования число разрядов. увеличивается на единицу, что позволяет преобразовать сигнал вдвое больше предыдущего по абсолютной величине, т.е. предлагаемое устройство следит за экспоненциально быстрыми изменениями сигнала. ц канал связи поступают не ace N раа- рядов, а только (а-Ц разрядов, поскольку первые 3 разрядов отключаются и их содержимое равно нулю. Так как изменение числа разрядов происходит на основании анализа двоичного числа, пере620018

ПНИИПИ Заказ 4523/50 Тираж 1086 Подписное

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 даваемого по каналу связи в очередном такте, то на приемном конце можно аналогичным анализом определить количество разрядов, которые передаются на следующем такте.

Формула изобретения

Устройство аналого-цифрового преобразования, содержащее блок сравнения, пер- о вый вход которого соединен с шиной вход ного сигнала, второй вход — с выходом цифроаналогового преобразователя, а выход подключен к первым входам каждого из & элементов И, вторые входы которых соединены соответственно с 2- (%+1) выходами коммутатора, выходы последнйх соединены соответственно с первыми входами каждого из 371 элементов памяти их вторые входы соединены соответствен-> но с trl выходами коммутатора, выходы которых соединены соответственно с fn входами оифроаналогового преобразователя, управляющие входы коммутатора подключены к шине стартовых импульсов и выходу генератора тактовых импульсов, отличаюшееся тем, что,с целью сокращения избыточности при кодировании входных сигналов, в него введены реверсивный счетчик и два логических элемента, первые,tn входов этих элементов соединены соответственно с ИЧ выходами элементов памяти, вторые М входов которых соединены с соответствующими «й входами коммутатора и Щ выходами реверсивного счетчика, вычита ощий и суммирующий входы которых соединены соответственно с выходами первого и второго логических элементов.

Источники информации„принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

N 293239, кл. QOG F 5/02, 07.03.69 °

«?, Шляндин В. М.. цифровые электроизмерительные приборы, М., Энергии, 1972, с. 282, рис. 7-1.